[发明专利]一种半导体器件的制造方法有效

专利信息
申请号: 201210322628.4 申请日: 2012-09-04
公开(公告)号: CN103681496A 公开(公告)日: 2014-03-26
发明(设计)人: 韦庆松;于书坤 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8238 分类号: H01L21/8238
代理公司: 北京市磐华律师事务所 11336 代理人: 董巍;高伟
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件的制造方法,涉及半导体技术领域。该方法包括:步骤S101:提供形成有栅极结构的半导体衬底,所述半导体衬底包括NMOS区域和PMOS区域;步骤S102:在所述半导体衬底上形成第一氮化硅薄膜,并在所述第一氮化硅薄膜之上的NMOS区域形成图案化的光刻胶;步骤S103:形成PMOS的第一主间隙侧壁层;步骤S104:蚀刻所述半导体衬底以在所述PMOS区域的栅极结构的两侧形成凹槽;步骤S105:剥离NMOS区域的光刻胶,并进行预清洗;步骤S106:在所述凹槽中形成锗硅层;步骤S107:形成NMOS的第一主间隙侧壁层。该方法可以有效避免由于氧扩散入界面层和高k介电层导致的氧化层等效厚度增大问题,而且可以解决锗硅的非正常生长问题,避免因此造成的电流泄漏。
搜索关键词: 一种 半导体器件 制造 方法
【主权项】:
一种半导体器件的制造方法,其特征在于,所述方法包括如下步骤:步骤S101:提供形成有栅极结构的半导体衬底,所述半导体衬底包括NMOS区域和PMOS区域;步骤S102:在所述半导体衬底上形成第一氮化硅薄膜,并在所述第一氮化硅薄膜之上的NMOS区域形成图案化的光刻胶;步骤S103:蚀刻所述第一氮化硅薄膜在所述PMOS区域的栅极结构的两侧形成PMOS的第一主间隙侧壁层;步骤S104:蚀刻所述半导体衬底以在所述PMOS区域的栅极结构的两侧形成凹槽;步骤S105:剥离NMOS区域的光刻胶,并进行预清洗;步骤S106:在所述凹槽中形成锗硅层;步骤S107:蚀刻所述第一氮化硅薄膜在所述NMOS区域的栅极结构的两侧形成NMOS的第一主间隙侧壁层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210322628.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top