“韦庆松”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果67个，建议您升级VIP下载更多相关专利

[实用新型]昆虫投放装置及无人机投放设备-CN202020231736.0有效
发明人：于海生;孙昕;韦庆松;姜育民;齐维维;董义兵 -专利权人：辽宁壮龙无人机科技有限公司
申请日： 2020-02-28 - 公布日： 2020-11-10 - 主分类号： A01M1/02 文献下载
摘要：本申请涉及植保技术领域，尤其是涉及一种昆虫投放装置及无人机投放设备，昆虫投放装置包括箱体以及设置于箱体的气味盒，箱体的内部与气味盒的内部相连通；箱体设置有可打开的箱门。实际应用时，打开箱门，预先将本昆虫投放装置放置在有益昆虫的饲养区域，且气味盒中预先或者此时装入具有吸引此种昆虫的气味的物质，使得饲养区域内的昆虫被诱捕至箱体内，而后将本昆虫投放装置挂载在无人机上，并将气味盒更换为具有驱赶此种有益昆虫的气味的物质，无人机飞行中，打开箱门和气味盒，箱体内的昆虫受到气味的驱赶，会通过箱门离开箱体，并到达下方作物位置。可见，本昆虫投放装置能够有效实现昆虫的诱捕以及投放，且覆盖范围广，投放较均匀。
昆虫投放装置无人机设备

[发明专利]MOS晶体管的制作方法-CN201410736199.4有效
发明人：于书坤;韦庆松 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-12-04 - 公布日： 2019-11-01 - 主分类号： H01L21/336 文献下载
摘要：一种MOS晶体管的制作方法，包括：提供半导体衬底，所述半导体衬底包括第一有源区和与所述第一有源区相邻的隔离区；在所述第一有源区上形成主栅极结构；在所述主栅极结构两侧的第一有源区内形成凹槽；采用原位各向同性干法刻蚀清洗去除所述凹槽表面氧化物；对所述原位各向同性干法刻蚀清洗后的凹槽进行氢气烘烤；在所述氢气烘烤后的凹槽内填充满半导体材料层；对所述半导体材料层进行离子注入以形成源极和漏极。采用本发明的方法，可以降低凹槽的各角的钝化程度，从而提高后续形成的源极和漏极的性能。
mos 晶体管制作方法

[发明专利]一种半导体器件的制造方法-CN201410142686.8有效
发明人：于书坤;韦庆松 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-04-10 - 公布日： 2019-10-25 - 主分类号： H01L21/8244 文献下载
摘要：本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过采用富含氮的氮化硅作为伪栅极硬掩膜和锗硅遮蔽层以及锗硅临时侧壁，可以避免在锗硅工艺中在锗硅遮蔽层、锗硅临时侧壁以及伪栅极硬掩膜的表面上形成非正常的锗硅颗粒，因而可以提高制得的半导体器件的良率。
一种半导体器件制造方法

[发明专利]一种半导体器件的制备方法-CN201410116267.7有效
发明人： 韦庆松;于书坤 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-03-26 - 公布日： 2019-01-18 - 主分类号： H01L21/8238 文献下载
摘要：本发明涉及一种半导体器件的制备方法，包括提供半导体衬底，所述半导体衬底上形成有虚拟栅极，所述虚拟栅极侧壁上形成有间隙壁，所述虚拟栅极上方形成有硬掩膜层；执行自对准硅化物工艺，以在所述半导体衬底上形成自对准硅化物；执行SPT预处理步骤，以去除在所述自对准硅化物工艺后在所述间隙壁以及所述硬掩膜层上形成的氧化物层；或控制所述自对准硅化物工艺到SPT工艺步骤的等待时间，以减少所述氧化物层的形成量；执行SPT工艺步骤。本发明的优点在于：所述硬掩膜层以及所述间隙壁的氧化物层能够完全去除，能够解决在HPO湿法SPT中所述硬掩膜层以及所述间隙壁残留的问题。
一种半导体器件制备方法

[发明专利]一种半导体器件的制造方法-CN201410163096.3有效
发明人： 韦庆松;于书坤;涂火金 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-04-22 - 公布日： 2018-12-21 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过采用SiCoNi刻蚀去除位于半导体衬底表面的自然氧化硅层，可以减轻刻蚀负载效应，保证形成的锗硅层的尺寸和形貌基本相同，因此可以提高半导体器件的良率。
一种半导体器件制造方法

[发明专利]一种半导体器件的制作方法-CN201410415560.3有效
发明人：于书坤;韦庆松 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-08-21 - 公布日： 2018-10-23 - 主分类号： H01L21/8238 文献下载
摘要：本申请提供了一种半导体器件的制作方法。该制作方法包括：步骤S1，在半导体衬底中设置浅沟槽隔离结构，利用浅沟槽隔离结构隔离出NMOS区和PMOS区；步骤S2，在NMOS区和PMOS区上形成栅极结构、位于栅极结构上的硬掩膜层、位于栅极结构侧壁上的偏移侧墙；步骤S3，在PMOS区欲形成源极区和漏极区的位置设置硅锗部；步骤S4，在偏移侧墙的裸露表面上设置主侧墙；步骤S5，设置PMOS区和NMOS区的源极区、漏极区、金属硅化物层；步骤S6，湿法刻蚀部分硬掩膜层和部分主侧墙；以及步骤S7，干法刻蚀剩余的硬掩膜层和主侧墙。该制作方法避免了对金属硅化物层和/或锗硅部的过分损伤；而且还能保证硬掩膜层的完全刻蚀。
一种半导体器件制作方法

[发明专利]利用应力记忆效应的CMOS器件的制作方法-CN201410416185.4有效
发明人：于书坤;韦庆松 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-08-19 - 公布日： 2018-10-23 - 主分类号： H01L21/8238 文献下载
摘要：本申请提供了一种利用应力记忆效应的CMOS器件的制作方法。该制作方法包括：在半导体衬底中设置浅沟槽隔离结构；在NMOS区和PMOS区上形成栅极结构、位于栅极结构上的硬掩膜层、位于栅极结构侧壁上的偏移侧墙；在半导体衬底的裸露表面上、硬掩膜层的裸露表面上以及偏移侧墙的裸露表面上设置张应力层；对位于PMOS区的张应力层进行刻蚀，以在PMOS区的偏移侧墙的裸露侧面上形成第一应力侧墙；在PMOS区欲形成源极区和漏极区的位置设置硅锗部；以及对NMOS区的张应力层进行刻蚀，以在NMOS区的偏移侧墙的裸露侧面上形成第二应力侧墙。利用硅锗部设置过程中的高热量对NMOS区张应力层进行热处理，增强应力记忆效应。
利用应力记忆效应 cmos 器件制作方法

[发明专利]测试结构、测试结构的制作方法及测试方法-CN201410328202.9有效
发明人： 韦庆松;于书坤 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-07-10 - 公布日： 2018-10-23 - 主分类号： H01L23/544 文献下载
摘要：本申请公开了一种测试结构、测试结构的制作方法及测试方法。该测试结构包括栅极结构，还包括：至少两组接触孔结构单元，设置于栅极结构的一侧的有源区上，每组接触孔结构单元包括至少一个接触孔结构；以及至少量组金属层，与接触孔结构单元一一对应地设置于每组接触孔结构单元的表面上。在该测试结构中，通过将任意两组接触孔结构单元上的金属层作为电阻测试时的探针接触点以获得测试结构中源漏电阻，从而减小了因测试结构中没有形成栅极结构引起的测试结构和真实器件之间的结构差异，进而减少测试结构中源漏电阻和真实器件中源漏电阻之间的差异，提高了测试结构中源漏电阻的测量值的准确性。
测试结构制作方法方法

[发明专利]一种半导体器件的制造方法-CN201410163931.3有效
发明人：于书坤;韦庆松 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-04-22 - 公布日： 2018-06-08 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在进行应力临近技术处理的步骤之后，增加去除形成于第一侧壁顶端外侧的突出物的步骤，可以提高间隙填充能力，保证层间介电层的正常沉积，从而提高整个半导体器件的良率。
半导体器件半导体技术领域制造间隙填充能力层间介电层第一侧壁技术处理突出物良率沉积去除保证

[发明专利]一种半导体器件及其制造方法和电子装置-CN201310616492.2有效
发明人：于书坤;韦庆松 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-11-27 - 公布日： 2018-05-04 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在PMOS器件的沟道区域的两侧形成包括镓化硅、镓砷掺杂的硅、镓掺杂的锗硅或砷镓掺杂的锗硅中至少一种的嵌入式压应力层，可以在为PMOS器件提供足够的压应力的同时最大程度地减小扩展电阻和接触电阻，提高半导体器件的性能。本发明的半导体器件，PMOS器件的沟道两侧具有包括镓化硅、镓砷掺杂的硅、镓掺杂的锗硅或砷镓掺杂的锗硅中至少一种的嵌入式压应力层，可以在为PMOS器件提供足够压应力的同时最大程度地减小扩展电阻和接触电阻，相对于现有的半导体器件，具有更好的性能。本发明的电子装置，使用了上述半导体器件，同样具有上述优点。
一种半导体器件及其制造方法电子装置

[发明专利]一种半导体器件的制造方法-CN201410163805.8有效
发明人：于书坤;韦庆松 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-04-22 - 公布日： 2018-05-04 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该半导体器件的制造方法，进行应力临近技术处理的步骤之前，包括去除一定厚度的大栅极硬掩膜的步骤。该方法通过在进行应力临近技术处理的步骤之前增加去除一定厚度的大栅极硬掩膜的步骤，可以提高金属栅极的高度和均一度，最终提高半导体器件的性能和良率。
一种半导体器件制造方法

[发明专利]PMOS晶体管及其形成方法、半导体器件及其形成方法-CN201310231963.8有效
发明人： 韦庆松;于书坤 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-06-09 - 公布日： 2018-04-27 - 主分类号： H01L21/336 文献下载
摘要：一种PMOS晶体管及其形成方法、半导体器件及其形成方法。所述PMOS晶体管的形成方法包括提供半导体衬底；在所述半导体衬底上形成第一栅极结构；在所述第一栅极结构两侧的半导体衬底内形成第一凹槽；在所述第一凹槽的底部和侧壁上形成缓冲应力材料层，并对所述缓冲应力材料层进行刻蚀，以形成缓冲应力层，位于所述第一凹槽底部上缓冲应力层的厚度与位于所述第一凹槽侧壁上缓冲应力层的厚度的比值为11～0.8；在包括缓冲应力层的第一凹槽内形成主应力层。本发明所形成PMOS晶体管和半导体器件的性能较佳。
pmos 晶体管及其形成方法半导体器件

[发明专利]一种半导体器件及其制造方法和电子装置-CN201410025557.0有效
发明人：于书坤;韦庆松 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-01-20 - 公布日： 2018-03-30 - 主分类号： H01L27/146 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法，通过对PMOS的长度方向的浅沟槽隔离进行中性粒子注入，可以使得该浅沟槽隔离对PMOS的沟道施加压应力，提高了PMOS器件的载流子迁移率，进而提高了整个半导体器件的性能。本发明的半导体器件，在PMOS的长度方向的浅沟槽隔离内具有对PMOS的沟道施加压应力的中性粒子注入层，因而可以提高PMOS器件的载流子迁移率，进而提高半导体器件的性能。本发明的电子装置，使用了上述半导体器件，同样具有上述优点。
一种半导体器件及其制造方法电子装置

[发明专利]应变硅层的制作方法、PMOS器件的制作方法及半导体器件-CN201410220026.7有效
发明人：于书坤;韦庆松 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-05-22 - 公布日： 2018-03-23 - 主分类号： H01L21/02 文献下载
摘要：本申请公开了一种应变硅层的制作方法、PMOS器件的制作方法及半导体器件。其中，应变硅层的制作方法包括将衬底划分为第一功能区和第二功能区；对衬底进行第一次刻蚀，以在第一功能区中形成第一预凹槽，在第二功能区形成第二预凹槽，第一预凹槽的深度小于第二预凹槽的深度；对第一预凹槽内壁及其下方的衬底进行掺杂，形成刻蚀速率大于未掺杂衬底的掺杂区；对第一预凹槽内壁下方的掺杂区及位于掺杂区下方的衬底，以及对第二预凹槽内壁下方的衬底进行第二次刻蚀，形成第一凹槽和第二凹槽；以及在第一凹槽和第二凹槽中形成应变硅层。按照该方法制得的应变硅层所产生的压应力均匀分布，进而有利于提高器件的性能。
应变制作方法 pmos 器件半导体器件

[发明专利]一种半导体器件的制造方法-CN201410142632.1有效
发明人：于书坤;韦庆松 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-04-10 - 公布日： 2018-03-20 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在形成锗硅遮蔽层以及锗硅临时侧壁的步骤之后、形成锗硅层的步骤之前增加进行氮化处理的步骤，在伪栅极硬掩膜、锗硅遮蔽层以及锗硅临时侧壁的表面形成富含氮悬垂键的结构，可以避免在锗硅工艺中在锗硅遮蔽层和锗硅临时侧壁以及伪栅极硬掩膜的表面上形成非正常的锗硅颗粒，因此可以提高制得的半导体器件的良率。
一种半导体器件制造方法

1
2
3
4
5
下一页»
尾页
共 67 条