[发明专利]一种半导体器件的形成方法有效
| 申请号： | 201210291312.3 | 申请日： | 2012-08-16 |
| 公开（公告）号： | CN103594346B | 公开（公告）日： | 2017-04-05 |
| 发明（设计）人： | 鲍宇 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336 |
| 代理公司： | 北京市磐华律师事务所11336 | 代理人： | 董巍,高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的形成方法，包括步骤提供半导体衬底；在所述衬底上依次形成栅极介电层、多晶硅层和第一硬掩膜层；图案化栅极区域的所述第一硬掩膜层，并暴露栅极区域的所述多晶硅层；对所述栅极区域的多晶硅层执行一次或多次功函数调整离子注入；在所述栅极区域的多晶硅层上形成第二硬掩膜层；依次去除所述第一硬掩膜、栅极区域以外的所述多晶硅层和所述第二硬掩膜层，形成具有横向可变的功函数的栅极；执行形成源极和漏极的步骤。解决了现有技术中沟道区上的栅电极的不充分电控电平的问题，并可以有效提高半导体器件的性能。 | ||
| 搜索关键词： | 一种 半导体器件 形成 方法 | ||
【主权项】：
一种半导体器件的形成方法，包括步骤：a)提供半导体衬底；b)在所述衬底上依次形成栅极介电层、多晶硅层和第一硬掩膜层；c)图案化栅极区域的所述第一硬掩膜层，并暴露栅极区域的所述多晶硅层；d)在所述栅极区域的多晶硅层上和所述第一硬掩膜层的内侧侧壁的一侧或两侧上形成间隙壁，并以所述第一硬掩膜层和所述间隙壁为掩膜执行功函数调整离子注入；e)在所述栅极区域的多晶硅层上形成第二硬掩膜层；f)依次去除所述第一硬掩膜层、栅极区域以外的所述多晶硅层和所述第二硬掩膜层和所述间隙壁，形成具有横向可变的功函数的栅极；g)执行形成源极和漏极的步骤。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210291312.3/，转载请声明来源钻瓜专利网。
- 上一篇：真空保持阀门及利用该装置的扫描电子显微镜
- 下一篇：一种新型两辊斜轧主机
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
