[发明专利]堆叠式半导体芯片封装结构及工艺无效

专利信息
申请号: 201210016017.7 申请日: 2012-01-18
公开(公告)号: CN103219324A 公开(公告)日: 2013-07-24
发明(设计)人: 刘胜;陈润;陈照辉 申请(专利权)人: 刘胜
主分类号: H01L25/065 分类号: H01L25/065;H01L23/31;H01L21/98
代理公司: 上海市华诚律师事务所 31210 代理人: 李平
地址: 200120 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 堆叠式半导体芯片封装结构及工艺,封装结构包括顶层封装、底层封装,所述底层封装基板上设有凹槽,底层封装的半导体芯片设置于凹槽中,基板上设有焊盘,底层半导体芯片通过键合引线与焊盘相连,顶层封装由一个或数个半导体芯片层叠封装在顶层封装基板的上表面之上,顶层封装基板的上设有焊盘,通过键合引线将半导体芯片与焊盘相连,顶层封装部分经密封剂密封,顶层封装和底层封装之间经焊盘与焊球阵列连接,顶层封装基板和底层封装基板之间填充密封剂。封装结构工艺由顶层封装步骤、底层封装步骤、顶层封装与底层封装连接步骤完成。本发明的优点是有效的提高封装密度,工艺流程简单,基板刚度大,不易产生翘曲,总体厚度薄,可靠性高。
搜索关键词: 堆叠 半导体 芯片 封装 结构 工艺
【主权项】:
一种堆叠式半导体芯片封装结构,包括顶层封装、底层封装、顶层封装和底层封装之间的焊球阵列、顶层封装和底层封装之间的密封剂,其特征在于所述底层封装基板上设有一个凹槽,底层封装基板的上表面为第一表面,底层封装基板的下表面为第二表面,底层封装基板凹槽内的表面为第三表面,底层封装的半导体芯片设置于凹槽中,第一、第二、第三表面上均设有焊盘,底层半导体芯片通过键合引线与第三表面上的焊盘相连,顶层封装由一个或数个半导体芯片层叠封装在顶层封装基板的上表面之上,顶层封装基板的上表面及下表面均设有焊盘,顶层封装内的半导体芯片通过键合引线与顶层封装基板上表面的焊盘相连,顶层封装部分经密封剂密封,顶层封装和底层封装之间通过焊盘与焊球阵列连接,顶层封装基板和底层封装基板之间填充密封剂。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于刘胜,未经刘胜许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210016017.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top