[发明专利]半导体器件及其制造方法有效
| 申请号： | 201110394014.2 | 申请日： | 2011-12-01 |
| 公开（公告）号： | CN103137488A | 公开（公告）日： | 2013-06-05 |
| 发明（设计）人： | 王桂磊 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/10 |
| 代理公司： | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人： | 朱海波 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件及其制造方法，该制造方法包括以下步骤：提供衬底(100)，在所述衬底(100)之上形成伪栅堆叠和侧墙(230)，在伪栅堆叠的两侧形成源/漏区(110)，并形成覆盖整个半导体器件的停止层(240)以及第一层间介质层(300)；去除所述停止层(240)的一部分以暴露所述伪栅堆叠，继续去除所述伪栅堆叠，暴露沟道区；刻蚀所述沟道区，形成凹槽结构；在凹槽结构中形成新沟道区，与所述衬底(100)的上表面齐平，所述新沟道区从与衬底的交界面开始依次包括缓冲层、Ge层(120)和Si帽层；形成栅极堆叠。相应地，本发明还提供一种半导体器件。本发明通过使用Ge来代替Si形成新的沟道区，有效提高了载流子迁移率，提高了半导体器件的性能。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体器件的制造方法，其特征在于，包括以下步骤：a)提供衬底(100)，在所述衬底(100)之上形成伪栅堆叠和侧墙(230)，在伪栅堆叠的两侧形成源/漏区(110)，并形成覆盖整个半导体器件的停止层(240)以及第一层间介质层(300)；b)去除所述停止层(240)的一部分以暴露所述伪栅堆叠，继续去除所述伪栅堆叠，暴露沟道区；c)刻蚀所述沟道区，形成凹槽结构；d)在凹槽结构中形成新沟道区，与所述衬底(100)的上表面齐平，所述新沟道区从与衬底的交界面开始依次包括缓冲层、Ge层(120)和Si帽层；e)形成栅极堆叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110394014.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
