[发明专利]半导体元件以及制作半导体元件的方法

摘要

一种半导体元件以及制作半导体元件的方法。其中，该方法有形成硬掩模，此硬掩模可以使用在栅形成的过程中。硬掩模位于交替形成于基底上的多个绝缘层与多个导电层上。硬掩模可以具有三层：下氮化层、中氧化层、以及上氮化层。其中，中氧化层先跟其它硬掩模的部分一起形成，然后可以用稀释氢氟酸沾浸步骤来减少其侧向宽度。之后介电层形成在具有该硬掩模的栅结构，在回蚀刻时，该介电层会自动对准到该中氧化层的顶部。此外，当有两层导电层个别当成栅层时，位于下方的导电层的至少一边被内移，形成底切，因而具有较小的侧向宽度。本发明能够增大侧壁子蚀刻的误差容许范围，并改善RTV问题。

主权项

1. 一种制作半导体元件的方法，包含有：形成至少一个硬掩模，该硬掩模包含有氧化层，该氧化层设于上氮化层以及下氮化层之间；缩短该硬掩模中的该氧化层的侧向宽度，使该侧向宽度小于该硬掩模中的该上氮化层的对应侧向宽度；以及使用该硬掩模，在基底上形成栅结构，该栅结构包含有第一侧壁子层，该第一侧壁子层顺应附着于该硬掩模层的该氧化层的外围。