[发明专利]一种DBICMOS集成电路制造工艺有效

专利信息
申请号: 201110076175.7 申请日: 2011-03-28
公开(公告)号: CN102184897A 公开(公告)日: 2011-09-14
发明(设计)人: 聂纪平;谢玉森;张勇;刘亿 申请(专利权)人: 上海贝岭股份有限公司
主分类号: H01L21/8249 分类号: H01L21/8249
代理公司: 上海兆丰知识产权代理事务所(有限合伙) 31241 代理人: 章蔚强
地址: 200233 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种DBICMOS集成电路制造工艺,该制造工艺包括N阱制作步骤、有源区制作步骤、P型场区制作步骤、多晶制作步骤、N型区制作步骤、P型区制作步骤、接触孔制作步骤、铝线制作步骤和钝化层制作步骤,所述制造工艺还包括在所述P型场区制作步骤之后的基区制作步骤和电容制作步骤以及在所述多晶制作步骤之后的N型Ldd制作步骤。本发明通过增加电容制作步骤将多晶电容优化为MOS电容,提高了产品的设计精度;同时,通过增加基区制作步骤和N型Ldd制作步骤,实现了双极和DMOS结构的制作;另外,还通过调节N型区的浓度进一步优化了电路性能。
搜索关键词: 一种 dbicmos 集成电路 制造 工艺
【主权项】:
一种DBICMOS集成电路制造工艺,该制造工艺包括N阱制作步骤、有源区制作步骤、P型场区制作步骤、多晶制作步骤、N型区制作步骤、P型区制作步骤、接触孔制作步骤、铝线制作步骤和钝化层制作步骤,其特征在于,所述制造工艺还包括在所述P型场区制作步骤之后的基区制作步骤和电容制作步骤以及在所述多晶制作步骤之后的N型Ldd制作步骤。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海贝岭股份有限公司,未经上海贝岭股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110076175.7/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体器件的制作方法-201510622260.7
  • 张栋 - 上海先进半导体制造股份有限公司
  • 2015-09-25 - 2019-08-23 - H01L21/8249
  • 本发明公开了一种半导体器件的制作方法,包括:选取N型硅片作为衬底;在衬底上形成P阱、N阱和栅氧化层,并在栅氧化层上淀积多晶硅,形成多晶硅栅极电极;在第一区域形成第一P‑body区域;形成第一N型扩散区域和第一P型扩散区域;形成半导体器件的正面接触;对所述衬底的背面进行研磨减薄;在所述衬底的背面注入掺杂,分别形成P型重掺区域和N型重掺区域;形成半导体器件的背面金属接触。与现有技术相比,本发明的制作方法通过将传统的CMOS工艺或BCD工艺与垂直IGBT工艺整合在一起,使得半导体器件的封装更加简化,进而降低了制作成本。另外,制作的半导体器件具有更小的芯片面积和更低的功耗。
  • 带有完全自对准的发射极-硅的BiMOS器件及其制造方法-201610275892.5
  • F.霍夫曼;D.曼格;A.普里比尔;M.普罗布斯特;S.特根 - 英飞凌科技股份有限公司
  • 2016-04-29 - 2019-06-14 - H01L21/8249
  • 本发明公开带有完全自对准的发射极‑硅的BiMOS器件及其制造方法。实施例提供用于制造双极结型晶体管的方法。所述方法包括提供第一传导类型的衬底和布置在所述衬底上的层堆叠,其中层堆叠包括布置在所述衬底的表面区上的第一隔离层、布置在第一隔离层上的牺牲层以及布置在牺牲层上的第二隔离层,其中层堆叠包括通过第二隔离层、牺牲层和第一隔离层直到衬底的表面区形成在层堆叠中的窗口。所述方法进一步包括在层堆叠的窗口之内的衬底上提供第一半导体类型的集电极层。所述方法进一步包括在层堆叠的窗口之内的集电极层上提供第二半导体类型的基极层。所述方法进一步包括在层堆叠的窗口之内的基极层上提供发射极层或包括发射极层的发射极层堆叠。
  • 高温退火时保护功率器件金属接触的方法和金属接触结构-201811590606.X
  • 陶永洪;高秀秀;蔡文必 - 厦门市三安集成电路有限公司
  • 2018-12-25 - 2019-05-28 - H01L21/8249
  • 本发明提供了一种高温退火时保护功率器件金属接触的方法,在退火前在基底表面以及阳极金属表面沉积一层绝缘介质层,再在绝缘介质层上沉积一层钝化层;在退火后,对所属绝缘介质层和钝化层进行开孔,暴露出所述阳极金属;所述高温退火的温度在500°以上。该方法能够防止退火炉等芯片制造机台中存在的颗粒交叉污染,提高欧姆接触或肖特基接触金属、欧姆接触或肖特基接触金属以外的碳化硅表面区域的洁净度,减少器件表面态,让器件的欧姆接触或者肖特基接触更趋于理想状态,提高产品的稳定性和良率。
  • 半导体器件及其形成方法-201710907219.3
  • 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
  • 2017-09-29 - 2019-04-05 - H01L21/8249
  • 一种半导体器件及其形成方法,方法包括:提供半导体衬底,半导体衬底包括第一区和第二区,半导体衬底第一区和第二区上分别有鳍部,鳍部包括在半导体衬底表面法线方向上交错层叠的若干第一鳍部层和第二鳍部层,第二鳍部层位于相邻第一鳍部层之间;形成仅横跨第一区鳍部的伪栅极结构;在半导体衬底第一区和第二区上、及第一区鳍部和第二区鳍部上形成介质层,介质层覆盖伪栅极结构侧壁且暴露出伪栅极结构的顶部表面;之后去除伪栅极结构和伪栅极结构覆盖的第二鳍部层;之后在第二区介质层中形成贯穿介质层的第一通孔和第二通孔;在第一通孔底部的鳍部中形成第一掺杂层;在第二通孔底部的鳍部中形成第二掺杂层。所述方法提高了半导体器件的性能。
  • 一种MOSFET器件及其制作方法-201510295716.3
  • 蔡远飞;何昌;姜春亮 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2015-06-02 - 2019-03-29 - H01L21/8249
  • 本发明公开了一种MOSFET器件及其制作方法,包括:在第一导电类型的衬底上依次形成第一导电类型的外延层、栅氧化层和多晶硅层;刻蚀所述多晶硅层形成第一多晶硅层、第二多晶硅层和第三多晶硅层,并进行第二导电类型离子的第一次注入,在所述外延层内形成体区;进行第二导电类型离子的第二次注入并进行第一次高温退火,在所述体区形成重掺杂体区及在所述第二多晶硅层内形成间隔设置的第二导电类型离子掺杂区;进行第一导电类型离子的第一次注入并进行第二次高温退火,在所述体区内形成源区及在所述第二多晶硅层内形成与所述第二导电类型离子掺杂区交替设置的第一导电类型离子掺杂区;采用该方法,避免了栅氧化层的击穿。
  • SOI基复合集成HBT和CMOS的外延结构及制备方法-201810731812.1
  • 代京京;王智勇;兰天;李颖 - 北京工业大学
  • 2018-07-05 - 2018-11-23 - H01L21/8249
  • 本发明公开了SOI基复合集成HBT和CMOS的外延结构及制备方法,该外延结构由复合集成在同一SOI衬底上的GaAs基HBT和CMOS构成;SOI基HBT和CMOS结构区被InGaP腐蚀隔离层隔开;制备方法为:在SOI衬底基础上生长InGaAs缓冲层,再在InGaAs缓冲层上依次生长各层得到HBT,InGaP腐蚀隔离层在InGaAs高掺杂帽层上外延生长而成;CMOS由在InGaP腐蚀隔离层上依次外延生长而成;经过相应的外延和材料沉积工艺,可以达到单片复合集成SOI基HBT和CMOS器件的目的。本发明可用于5G通讯中将功放器件和模拟器件实现单芯片集成。
  • 高压工艺集成电路方法-201710851519.4
  • 王惠惠;金锋;邓彤 - 上海华虹宏力半导体制造有限公司
  • 2017-09-19 - 2018-03-09 - H01L21/8249
  • 本发明公开了一种高压工艺集成电路方法,包含步骤1,在P型衬底上注入形成N型深阱,以及注入形成P阱;在高阻区域形成热氧化层;步骤2,对器件表面进行杂质的整体注入,调整N型深阱区硅表面掺杂的浓度,进而调整PMOS阈值电压达到设计要求;步骤3,淀积栅极热氧化层及多晶硅,进行低掺杂注入,调节多晶硅电阻值达到高值电阻的阻值要求,完成多晶硅栅极及高值电阻的刻蚀成型,完成CMOS中PMOS和NMOS的源漏极注入;步骤4,淀积层间介质,刻蚀接触孔并制作电极、引出。本发明采用CMOS栅极多晶硅的低掺杂P型注入来调节高值电阻的电阻值,利用CMOS的源区及漏区注入来同时调整多晶硅栅极的方块电阻,省掉高值电阻的一次光刻步骤,节省了工艺成本。
  • BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法-201510270336.4
  • 陈曦;周正良 - 上海华虹宏力半导体制造有限公司
  • 2015-05-25 - 2017-12-05 - H01L21/8249
  • 本发明公开了一种BiCMOS工艺中HBT基区锗硅外延层质量优化工艺方法,包括步骤形成第一栅氧化层;对第一栅氧化层进行刻蚀;形成第二栅氧化层,第二栅氧化层的厚度小于第一栅氧化层的厚度;生长第一多晶硅层,光刻刻蚀形成多晶硅栅;SC film生长,光刻刻蚀形成锗硅窗口;进行热氧化生长并湿法去除,以消除锗硅窗口区域内的硅衬底表面的缺陷;进行锗硅外延层生长。本发明通过在锗硅窗口形成后,进行热氧化并湿法去除热氧化层来消除锗硅窗口区域内的硅衬底表面的缺陷,从而能消除基区锗硅外延层形成区域的有源区表面的损伤,提高HBT基区锗硅外延层质量、从而提高HBT性能。
  • 一种BCD工艺中集成结型场效应晶体管的方法-201310422937.3
  • 王凡 - 上海宝芯源功率半导体有限公司
  • 2013-09-16 - 2017-11-10 - H01L21/8249
  • 本发明提供一种BCD工艺中集成结型场效应晶体管的方法,包括1)于P型衬底中定义出沟道区区域,于所述沟道区区域上方制作具有间隔排列的多个窗口的第一掩膜,离子注入以于所述P型衬底中形成具有起伏的N型区域;2)于所述N型区域中制作出场氧化层结构;3)制作覆盖上述结构表面且于所述沟道区区域上方具有间隔排列的多个窗口的第二掩膜,离子注入以于所述N型区域中制作出具有起伏的P型区域;4)制作栅极结构;制作源区和漏区。本发明通过对掩膜的改进设计,获得两侧具有起伏的沟道区,增加了沟道宽度,实现了结型场效应晶体管开启电压的可调。本发明可以采用标准的BCD工艺实现,不需要增加新的掩膜,工艺简单可靠,适用于工业生产。
  • 一种逆导IGBT器件的制备方法-201710033123.9
  • 刘国友;罗海辉;肖海波;肖强;刘鹏飞 - 株洲中车时代电气股份有限公司
  • 2017-01-18 - 2017-06-06 - H01L21/8249
  • 本发明公开了一种逆导IGBT器件的制备方法,包括步骤1,对已分区的逆导IGBT器件主体的正面的IGBT区设置阻挡层;步骤2,对所述逆导IGBT器件主体的FRD区的正面进行离子注入或扩散,在所述FRD区形成少子寿命控制层;步骤3,去除所述逆导IGBT器件主体的正面的阻挡层;步骤4,对所述逆导IGBT器件主体的正面形成一外延层,所述外延层的材质与所述逆导IGBT器件主体的体区材质相同。所述逆导IGBT器件的制备方法,通过先在IGBT区设置阻挡层,然后对FRD区进行离子注入控制FRD区的少子寿命,在去掉阻挡层之后,再外延一层与逆导IGBT器件主体材质相同的外延层,使FRD区中离子注入或扩散形成的少子控制层在体区,而IGBT区的少子寿命不受影响,工艺简单制作成本低。
  • 集成高压器件的方法-201310257452.3
  • 秀明土子 - 万国半导体股份有限公司
  • 2013-06-25 - 2016-10-26 - H01L21/8249
  • 本发明主要提出了一种多个有源零部件的制备方法,例如双极晶体管、MOSFET、二极管等,在半导体衬底上,使工作电压较高的有源零部件可以与工作电压较低的器件一起形成在一个公共衬底上,并且引入制备工作电压较低的有源零部件的现有成熟的工艺流程。本发明还涉及一种器件的制备方法,通过在现有器件原有的制备过程中增加一些步骤,而不会对器件性能产生很大的影响,所制成的器件的工作电压高于具有相同功能的现有器件。
  • BiCMOS集成电路的制造方法-201510098287.0
  • 潘光燃;文燕;高振杰;王焜;石金成;马万里 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2015-03-05 - 2016-10-05 - H01L21/8249
  • 本发明提供一种BiCMOS集成电路的制造方法,包括:在衬底的表面上依次形成第一氧化层和氮化硅层;去除预设的第一区域内的所述氮化硅层,在所述第一区域内形成第二氧化层,所述第二氧化层的边缘呈厚度渐变的鸟嘴,鸟嘴延伸至所述第一区域之外的区域表面;去除剩余的氮化硅层,并在位于所述第二氧化层之间的第二区域表面内形成离子注入区;进行退火工艺,以使所述离子注入区热扩散形成基区,所述基区包围所述第二氧化层边缘的所述鸟嘴。通过本发明提供的方案,基区可横向扩散至鸟嘴下方,包围鸟嘴,当晶体管承受高电位时,可在基区中实现较宽的耗尽层,从而有效提高BiCMOS集成电路的反向耐压,进而提高晶体管的最高工作电压,满足高压器件的需求。
  • 一种SiGe BiCMOS工艺中保护HBT有源区的方法-201510956370.7
  • 杨永晖;黄东;朱坤峰;谭开洲;崔伟;张霞;钱呈;梁柳洪;汪璐 - 重庆中科渝芯电子有限公司
  • 2015-12-17 - 2016-03-23 - H01L21/8249
  • 本发明提出了一种SiGe BiCMOS工艺中保护HBT有源区的方法,针对SiGe BiCMOS工艺中CMOS栅多晶硅氧化层SPACER大面积的刻蚀时,在干法刻蚀设备性能较差,刻蚀工艺菜单优化不是很好情况下,SiGe HBT待SiGe基区外延表面容易受到刻蚀损伤,致使SiGe HBT面临失去功能或者降低性能,降低成品率的情况下,本发明提供了一种SiGe BiCMOS工艺中保护HBT有源区的方法来克服这个困难。相对于通常SiGe BiCMOS工艺增加了一张特别设计的光刻版,增加了工艺加工余度,放宽了SiGe HBT有源区的工艺窗口,降低了对干法刻蚀设备性能的苛刻要求,提高SiGe BiCMOS中SiGe HBT工艺稳定性和成品率,间接降低工艺成本,提高了工艺效益。
  • 采用后端CMOS工艺三维光电集成的方法-201410192668.0
  • 黄北举;张赞;张赞允;陈弘达 - 中国科学院半导体研究所
  • 2014-05-08 - 2014-07-30 - H01L21/8249
  • 一种采用后端CMOS工艺三维光电集成的方法,包括如下步骤:步骤1:提供CMOS集成电路芯片;步骤2:在CMOS集成电路芯片上表面制备二氧化硅层;步骤3:对二氧化硅层进行平坦化处理;步骤4:在二氧化硅层上表面制备光电器件层,并在此层制备光电器件;步骤5:在光电器件层的表面向下刻蚀多个通孔,并在通孔中填充金属,与CMOS集成电路芯片上的电极接触,完成电学互连;步骤6:在光电器件层的表面淀积金属,制备电极,完成制备。本发明的工艺温度控制在400℃以下,可以防止因工艺温度过高导致的集成电路芯片失效。
  • 利用简化的一次顶部接触沟槽刻蚀制备MOSFET与肖特基二极管集成的方法-201310695860.7
  • 潘继;伍时谦;戴嵩山;安荷·叭剌 - 万国半导体股份有限公司
  • 2013-12-18 - 2014-06-25 - H01L21/8249
  • 本发明公开了用于制备与肖特基二极管集成的MOSFET的方法。栅极沟槽形成在与半导体衬底重叠的外延层中,栅极材料沉积在其中。本体、源极、电介质区相继形成在外延层和栅极沟槽上方。刻蚀顶部接触沟槽,垂直侧壁限定了肖特基二极管剖面宽度肖特基二极管剖面宽度,通过电介质和源极区限定了源极-接触深度;部分深入到本体区中,其深度为总本体-接触深度。在顶部接触沟槽侧壁中和源极-接触深度以下,制备重掺杂嵌入式本体注入区。在顶部接触沟槽底面下方的子接触沟槽区中,制备一个嵌入式香农注入区。制备一个金属层,与嵌入式香农注入区、本体和源极区相接触。金属层还填充顶部接触沟槽并且覆盖电介质区,从而仅仅通过一次刻蚀顶部接触沟槽,就完成了MOSFET/SKY。
  • 一种BCD集成工艺-201410127091.5
  • 胡浩;宁小霖 - 成都立芯微电子科技有限公司
  • 2014-03-31 - 2014-06-18 - H01L21/8249
  • 本发明公开了一种BCD集成工艺,包括以下步骤:选择N型轻掺杂厚外延衬底;在N型厚外延衬底上形成P型埋层;在P型埋层上生长N型薄外延层;N阱注入;P阱注入;推阱和场氧生长;注入、退火形成P型轻掺杂顶层;或者,注入、退火形成p型场区;栅氧生长;多晶硅栅形成;源漏形成。采用本发明所述工艺制作CMOS、DMOS器件和寄生PNP晶体管器件,可降低器件的导通电阻,提升产品性能,还可以节省横向的耐压长度,从而节省芯片面积,降低制造成本,并能实现VDMOS与LDMOS的并联使用。
  • 集成电路充电驱动器及其制造方法-201310713868.1
  • 汪义;曾蕴浩;王炜;胡舜涛;王强;罗菊亚;张宏林 - 上海岭芯微电子有限公司
  • 2013-12-20 - 2014-03-26 - H01L21/8249
  • 本发明提供了一种集成电路充电驱动器及其制造方法。该制造方法包括:提供基板,基板是p+/p-型外延基板并用作PNP管的集电极,基板包含PNP区和NMOSFET区;在基板的NMOSFET区中形成n型埋层;分别在PNP区的两侧和NMOSFET区的两侧形成p型下隔离;沉积n-外延,n-外延由p型下隔离隔断以形成n-外延岛;在p型下隔离上形成p型上隔离,且n型埋层位于NMOSFET的p阱下方;在n-外延岛上形成多个n+区,PNP区中的n+区用作基极且NMOSFET区中的n+区分别用作源极和漏极;在n-外延岛上形成多个p+区,PNP区中的p+区用作发射极,且NMOSFET区中的p+区用作p阱;以及在NMOSFET区上进一步形成栅极。
  • BICMOS集成电路中双极器件的制造方法-201310665755.9
  • 唐宁;王鹏;陆虹;刘旸;孙大成 - 中国电子科技集团公司第四十七研究所
  • 2013-12-06 - 2014-02-26 - H01L21/8249
  • 本发明公开了BICMOS集成电路中双极器件的制造方法,包括:在N衬底上形成包括P型阱及N型阱的基区;在基区上形成场氧化层及多晶硅栅极;在环形多晶硅栅极的中间区域及外围区域内进行发射区及集电区的制造,在发射区、集电区及基极区的上层制造金属外引线层。从而,本发明解决了现有BICMOS集成电路产品抗辐照及加固特性低的问题。实现了对寄生双极管放大倍数的调节;同时,通过对栅氧的特殊工艺处理,增强寄生双极器件的抗辐照特性。
  • 一种小尺寸集成功率器件的制造方法-201310203001.1
  • 董洁琼;王全;孙德明;周伟 - 上海集成电路研发中心有限公司
  • 2013-05-28 - 2013-09-04 - H01L21/8249
  • 本发明的小尺寸集成功率器件的制造方法,包括在半导体衬底上形成外延层,在外延层上依次沉积缓冲层和氮化硅层;以氮化硅层为掩膜,经光刻和刻蚀,在外延层中形成沟槽;保留氮化硅层,并在沟槽内壁表面形成牺牲氧化层;以氮化硅层为掩膜,采用第一平行等离子束在沟槽的一侧以第一倾斜角进行倾斜离子注入;采用第二平行等离子束在沟槽的另一侧以第二倾斜角进行倾斜离子注入,在沟槽内壁两侧形成深井区;去除氮化硅层和牺牲氧化层,在沟槽内形成栅极;在深井区内形成体区电极、源极;在外延层表面依次沉积介质层和金属层,在介质层中形成通孔,并引出电极。本发明的方法能够形成区域大小一致的深井区,提高了器件的集成度和小尺寸集成功率器件的性能。
  • 一种实现BiCMOS器件中扩展基区结构的方法-201110374962.X
  • 袁苑;刘鹏;孙娟 - 上海华虹NEC电子有限公司
  • 2011-11-22 - 2013-06-05 - H01L21/8249
  • 本发明公开了一种实现BiCMOS器件中扩展基区结构的方法,包括如下步骤:1,使用有机抗反射层填平器件台阶区域,使用光刻胶曝光形成扩展基区图形;2,使用有机抗反射层对氮化硅的高选择比且各向异性刻蚀有机抗反射层,刻蚀停止在下层氮化硅上;3,使用高选择比且各向异性刻蚀氮化硅和氧化硅硬质掩膜,保证栅极侧壁氮化硅完全去除,刻蚀停止在下层多晶硅上;4,使用湿法去除侧壁残留的氧化硅和多晶硅上的自然氧化膜;5,刻蚀多晶硅形成最终的扩展基区结构。该方法在保证介质膜完全刻蚀干净的同时,扩展基区的光刻胶形貌不会有大的变化,以确保后续的基区多晶硅刻蚀形貌稳定,同时达到负线宽损失量效果,增大了工艺窗口以及量产稳定性。
  • 锗硅HBT和CMOS器件集成的制造方法和器件结构-201210170088.2
  • 段文婷;刘冬华;钱文生;胡君;石晶 - 上海华虹NEC电子有限公司
  • 2012-05-28 - 2013-04-10 - H01L21/8249
  • 本发明公开了一种锗硅HBT和CMOS器件集成的制造方法,锗硅HBT的发射区和CMOS器件的多晶硅栅同时刻蚀形成,且CMOS器件的多晶硅栅的位于顶层的多晶硅也采用和锗硅HBT的发射区多晶硅相同工艺且同时形成,这样本发明方法能够实现将锗硅HBT的发射区和CMOS器件的多晶硅栅集成在一起形成,使得本发明方法能缩短工艺时间,使工艺简化并降低工艺成本。本发明的锗硅HBT的集电区、CMOS器件的N阱和P阱的电极都是通过形成于有源区周侧的浅槽场氧底部的赝埋层引出,该电极引出结构不需要额外占用有源区的面积,所以能够减少器件所占用的有源区的面积,并能提高集成度。本发明还公开了一种锗硅HBT和CMOS器件集成的器件结构。
  • 集成高压器件的方法-201210348709.1
  • 秀明土子 - 万国半导体股份有限公司
  • 2012-09-19 - 2013-04-03 - H01L21/8249
  • 本发明公开了一种在半导体衬底上,制备双极晶体管、MOSFET、二极管等各种有源器件的方法,从而在工作电压较低的公共衬底上,形成工作电压较高的有源器件,并且引入制备工作电压较低的有源器件的现有的经过验证的工艺流程。本发明还提出了通过在现有器件初始制备工艺中增加一些步骤,一种工作电压高于同功能的现有器件的制备方法,不会大幅影响器件的性能。
  • 一种BJT以及BiCMOS的制作方法-201110224765.X
  • 青云;胡金节;李月影;胡勇海 - 无锡华润上华半导体有限公司
  • 2011-08-05 - 2013-02-06 - H01L21/8249
  • 本发明公开了一种BJT以及BiCMOS的制作方法,该BJT具有多晶硅发射极,在制作发射极时,采用两步刻蚀法,第一步干法刻蚀,以二氧化硅为停留层,不至于对单晶硅表面产生破坏;第二步湿法刻蚀,以Alpha型多晶硅为阻挡层,减少了湿法刻蚀中对二氧化硅层的横向腐蚀量,得到了比较好的窗口形态。从而使得发射区在做多晶硅离子注入及扩散时,可以得到比较好的表面浓度,改善了BJT的小电流退化。
  • 在功率MOSFET内集成肖特基二极管-201210138850.9
  • 苏毅;伍时谦;安荷·叭剌;常虹;金钟五;陈军 - 万国半导体股份有限公司
  • 2012-04-23 - 2012-11-07 - H01L21/8249
  • 本发明涉及一种在功率MOSFET内集成肖特基二极管。半导体器件包括多个沟槽,多个沟槽含有在有源区中的有源栅极沟槽,以及在有源区外部的截止区中的栅极滑道/截止沟槽和屏蔽电极吸引沟槽。栅极滑道/截止沟槽包括限定位于有源区外部的台面结构的一个或多个沟槽。第一导电区形成于多个沟槽中。中间电介质区和截止保护区形成于限定台面结构的沟槽中。第二导电区形成于限定台面结构的那部分沟槽中。第二导电区通过中间电介质区,与第一导电区电绝缘。到第二导电区形成第一电接触,到屏蔽电极吸引沟槽中第一导电区形成第二电接触。一个或多个肖特基二极管形成于台面结构中。
  • 超级结MOSFET中集成肖特基二极管的方法-201010605854.4
  • 邱慈云;张帅;刘坤 - 上海华虹NEC电子有限公司
  • 2010-12-27 - 2012-07-11 - H01L21/8249
  • 本发明公开了一种在超级结MOSFET中集成肖特基二极管的方法,为在所述超级结MOSFET中并联集成有由肖特基接触与衬底形成的肖特基二极管,其中所述肖特基二极管的阳极设置在超级结MOSFET芯片的元胞区域源端的相邻两个体区之间,所述肖特基二极管的阳极与所述超级结MOSFET的源端相连,所述肖特基二极管的阴极共用位于衬底背面的漏电极。超级结MOSFET并联肖特基二极管的结构,利用肖特基二极管的快速开关特性提高超级结MOSFET器件的反向恢复速度。
  • 半导体器件制作方法和SiGe HBT晶体管制作方法-201110103110.7
  • 孙涛;陈乐乐 - 上海宏力半导体制造有限公司
  • 2011-04-22 - 2011-09-14 - H01L21/8249
  • 一种半导体器件制作方法和SiGe HBT晶体管制作方法,其中SiGe HBT晶体管制作方法包括:提供包括HBT集电区的衬底;在HBT集电区上依次形成栅介电层、多晶硅栅层、氧化层和阻挡层;去除HBT集电区上的部分阻挡层及其下的氧化层、多晶硅栅层和栅介电层,形成露出HBT集电区上表面的沟槽;在沟槽中形成SiGe层,作为基区;在基区上形成多晶硅发射区;去除HBT集电区两端上的部分阻挡层及其下的氧化层,至露出HBT集电区两端上的部分多晶硅栅层的上表面,保留包围多晶硅发射区的阻挡层及其下的氧化层。将上述两种晶体管的制作工艺进行了兼容,节省了成本;抬高了CMOS晶体管的源/漏区;使SiGe HBT晶体管实现了基区与发射区的自对准。
  • 一种DBICMOS集成电路制造工艺-201110076175.7
  • 聂纪平;谢玉森;张勇;刘亿 - 上海贝岭股份有限公司
  • 2011-03-28 - 2011-09-14 - H01L21/8249
  • 本发明涉及一种DBICMOS集成电路制造工艺,该制造工艺包括N阱制作步骤、有源区制作步骤、P型场区制作步骤、多晶制作步骤、N型区制作步骤、P型区制作步骤、接触孔制作步骤、铝线制作步骤和钝化层制作步骤,所述制造工艺还包括在所述P型场区制作步骤之后的基区制作步骤和电容制作步骤以及在所述多晶制作步骤之后的N型Ldd制作步骤。本发明通过增加电容制作步骤将多晶电容优化为MOS电容,提高了产品的设计精度;同时,通过增加基区制作步骤和N型Ldd制作步骤,实现了双极和DMOS结构的制作;另外,还通过调节N型区的浓度进一步优化了电路性能。
  • 半导体装置及其制造方法-201010254693.9
  • 叶德强;夏兴国;林浩勋;赵治平;苏钦豪;郑锡圭 - 台湾积体电路制造股份有限公司
  • 2010-08-11 - 2011-08-17 - H01L21/8249
  • 本发明提供一种半导体装置及其制造方法。上述半导体装置的制造方法包括提供一基板,于基板上形成第一类型晶体管和第二类型晶体管。遮蔽第一类型晶体管,且于第二类型晶体管上形成第一硅化物区域。遮蔽第二类型晶体管,且于第一类型晶体管上形成第二硅化物区域,第二硅化物具有不同于第一硅化物的至少一特性,因而允许在各别元件上形成特定的硅化物区域。当工艺成本保持在一最小值时,允许较大最佳化和工艺控制。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top