[发明专利]命令处理设备、命令处理系统及处理命令的方法无效
| 申请号： | 200710129123.5 | 申请日： | 2007-07-11 |
| 公开（公告）号： | CN101105781A | 公开（公告）日： | 2008-01-16 |
| 发明（设计）人： | 梁琇铉 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G06F13/24 | 分类号： | G06F13/24 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 邵亚丽;邸万奎 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种客户机设备，包括命令处理设备。所述命令处理设备被配置用于以异常运行模式传输错误信号，以防止由于没有响应从外部源接收的命令造成的错误，并且以正常运行模式处理该命令。所述错误信号指示异常运行模式。 | ||
| 搜索关键词： | 命令 处理 设备 系统 方法 | ||
【主权项】：
1.一种客户机设备，包括：命令处理设备，配置为用于以异常运行模式传输错误信号，以防止由于没有响应从外部源接收的命令造成的错误，所述错误信号指示异常运行模式，所述命令处理设备被进一步配置用于以正常运行模式处理该命令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710129123.5/，转载请声明来源钻瓜专利网。
- 上一篇：旋转连接器
- 下一篇：信息处理装置和控制方法
- 同类专利
- 用于堆栈指针值预测的方法和装置-201910109821.1
- H·杰克逊 - 美普思技术有限责任公司
- 2015-01-16 - 2023-10-27 - G06F13/24
- 描述了用于堆栈指针值预测的方法和装置。在实施例中，当出现增大堆栈的指令时存储数据。所存储的信息包括尺寸参数，该尺寸参数表明了堆栈增大了多少以及以下中的一个或两个：当前保持有堆栈指针值的寄存器ID或当前堆栈指针值。当出现随后的用于缩小堆栈的指令时，在所存储的数据中搜索具有相对应尺寸参数的一个或多个条目。如果识别出这样的条目，则存储在该条目中的其它信息被用来预测堆栈指针值，而非使用指令来计算新的堆栈指针值。在使用了寄存器重命名的情况下，条目中的信息用于将堆栈指针重映射到不同的物理寄存器。
- 基于C-SKY架构芯片降低GPIO中断响应时间的方法、芯片和装置-202310775170.6
- 陶伟;董飞龙;姚浩;陈军健;蔡田田;关志华;邓清唐;邝野 - 南方电网数字电网研究院有限公司
- 2023-06-27 - 2023-10-10 - G06F13/24
- 本申请涉及一种基于C‑SKY架构芯片降低GPIO中断响应时间的方法、芯片、装置、服务器、存储介质和计算机程序产品。该方法包括：获取芯片发送的中断请求；中断请求用于指示对芯片中的GPIO引脚执行中断处理；基于中断请求，确定用于存储GPIO引脚的中断状态的状态寄存器地址；中断状态包括用于表征GPIO引脚处于中断响应的第一状态；调用预设的状态索引指令访问状态寄存器地址，以确定芯片中中断状态为第一状态的目标GPIO引脚；状态索引指令为单周期的查找指令，且状态索引指令用于降低GPIO引脚的中断响应时间；基于预设的中断服务程序对目标GPIO引脚执行中断处理。采用本方法能够缩短对异常引脚的索引时间，减小处理异常引脚的中断响应时间和提升对芯片应用的稳定性。
- 基于PCIE控制器的多芯片通信方法、设备及存储介质-202310667701.X
- 周明瑞;周海;绍华 - 湖北芯擎科技有限公司
- 2023-06-07 - 2023-10-10 - G06F13/24
- 本申请公开了一种基于PCIE控制器的多芯片通信方法、设备及存储介质，第一芯片的第一PCIE控制器与第二芯片的第二PCIE控制器连接，包括：获取第一芯片待传输至第二芯片的第一待传输数据；利用第一PCIE控制器的直接内存访问引擎，将第一待传输数据传输至第二PCIE控制器，以通过第二PCIE控制器的地址转换功能将第一待传输数据转发到第二芯片的内存，以供第二芯片读取第一待传输数据。本申请将不同芯片的PCIE控制器直连，利用DMA引擎完成多个芯片之间的数据传输，以将DMA技术应用于多芯片通信，避免了加速器模块的限制，提高了多芯片通信的IO吞吐能力，降低了成本，提供了更简单的芯片高速互联组网的拓扑结构。
- 硬件接口信号的生成方法、装置及电子设备-202380009060.7
- 陈超凡;黄家明;刘宝阳 - 苏州浪潮智能科技有限公司
- 2023-04-28 - 2023-10-03 - G06F13/24
- 本申请公开了一种硬件接口信号的生成方法、装置及电子设备。其中，该方法包括：通过第一系统获取请求命令；确定请求命令对应的多个逻辑位信息；根据多个逻辑位信息和定时器生成请求命令对应的硬件接口信号。本申请解决了现有技术中需要芯片本身具备控制器的硬件逻辑设计，从而导致的芯片的设计成本较高的技术问题。
- 一种串行交互式传输扩展接口设计方法-202010966338.8
- 任慧;范宜敏;李海菊;柏玲君 - 北京神州飞航科技有限责任公司
- 2020-09-15 - 2023-10-03 - G06F13/24
- 本发明公开了一种串行交互式传输扩展接口设计方法，该方法适用于Xilinx公司ZYNQ‑7000 SoC芯片，包括：设计串行交互缓冲区单元，该单元由SoC中的FPGA设计实现，包括通用消息FIFO模块、中断消息FIFO模块和中断向量FIFO模块；设计串行交互包单元，该单元是SoC中FPGA与软核间数据交互的基本元素，由15个32bit数据组成，由包头字段、长度字段、控制字字段、数据字字段、校验和字段、包尾字段组成。本发明能够在一定程度上解决SoC中FPGA与软核间基于寄存器的数据交互方式带来的资源紧张、时延大等不足。
- 中断信号清除方法、装置、存储介质及通信系统-202310630980.2
- 冯彦东;刘腾飞;谢伟军 - 上海艾为电子技术股份有限公司
- 2023-05-30 - 2023-09-29 - G06F13/24
- 本申请公开一种中断信号清除方法、装置、存储介质及通信系统，其中，中断信号清除方法包括：可以在主机接收到从机发送的中断信号时，通过串行通信接口读取与所述中断信号关联的初始中断数据，将初始中断数据进行锁存，当从机芯片的时钟频率小于通信总线协议的传输速率时，根据传输速率确定目标时间节点，根据目标时间节点在多个从机各自对应的通道内判断是否存在有效中断数据，在确定存在有效中断数据的通道内产生复位信号，复位信号用于清除中断信号。本实施例利用通信协议工作的时间节点，产生各中断源的复位信号，对各中断寄存器分别进行相应的异步复位，以解决现有技术中在异步清除中断信号时所造成的中断信号误清除问题。
- 总线通信的UART侧处理方法与通信装置-201911343536.2
- 陈雪峰;徐文良;朱念好 - 上海航芯电子科技股份有限公司
- 2019-12-20 - 2023-09-26 - G06F13/24
- 本发明提供了一种总线通信的UART侧处理方法与通信装置，其中，UART端具有RX管脚与TX管脚，所述RX管脚与所述TX管脚短接后通过单根线对接于所述1‑WIRE端的连接端；本发明可在UART端模拟1‑WIRE总线的时序，从而实现UART端与1‑WIRE端间数据的发送与接收，进一步方案中，还可实现1‑WIRE端复位脉冲的应答。进而，在使用了本发明的方案后，可无需配置相应的1‑WIRE总线接口，避免了成本的增加，且在未配置1‑WIRE总线接口的情况下，依旧实现基于1‑WIRE协议的总线通信。
- 一种基于FPGA的多路AXI总线的控制方法-202010653912.4
- 江超 - 上海雪湖科技有限公司
- 2020-07-08 - 2023-09-26 - G06F13/24
- 本发明公开了一种基于FPGA的多路AXI总线的控制方法，整个架构采用4根AXI总线和DDR产生数据交互，第一根AXI总线部署目标检测算法，主要包括图片数据，卷积计算模块和量化模块；第二根AXI总线主要用来传输对应的权重数据，2D网络最终的计算结果通过第一根和第二根AXI总线写回DDR，第三根AXI总线主要部署激光点云网络，3D网络的计算结果通过第三根AXI总线写回DDR，这部分结果作为2D网络的输入；第四根总线主要部署3D网络的一些前向计算，最终的结果由第四根DDR总线写回DDR内存，并且这部分数据作为3D网络的输入。本发明不需要过多花费资源和损失算法精度的情况下，降低了整个FPGA的时延并且提高了帧率，满足了相应的场景实际需求。
- 中断处理方法及装置、计算机可读存储介质-202310736321.7
- 王健;陈俞安 - 北京紫光展锐通信技术有限公司
- 2023-06-20 - 2023-09-19 - G06F13/24
- 一种中断处理方法及装置、计算机可读存储介质，中断处理装置包括：虚拟机监视器以及中断控制单元；虚拟机监视器，适于获取至少一个虚拟机发送的中断请求，基于中断请求生成第一控制信号并发送，接收目标物理外设的中断信息，并将目标物理外设的中断信息发送至至少一个虚拟机；目标物理外设与目标虚拟机直通；中断控制单元，适于基于第一控制信号，建立与目标物理外设之间的通路，通路用于传输目标物理外设的中断信息；以及，将目标物理外设的中断信息发送至虚拟机监视器。采用上述方案，当目标物理外设与目标虚拟机直通时，其他虚拟机能够获取目标物理外设的中断信息。
- 中断信息获取方法、装置、计算机、电子设备和介质-202310606292.2
- 李超;李凤民;苏宁宁 - 苏州浪潮智能科技有限公司
- 2023-05-26 - 2023-09-19 - G06F13/24
- 本申请公开了一种中断信息获取方法、装置、计算机、电子设备和介质，其中方法包括：基于目标串行总线设备对应的配置空间，确定所述目标串行总线设备的中断能力结构体；基于所述中断能力结构体，确定所述目标串行总线设备对应的基地址、中断信息表的偏移量、中断使能表的偏移量和中断向量数量；确定所述基地址在内存中对应的虚拟地址；基于所述虚拟地址、所述中断信息表的偏移量、所述中断使能表的偏移量和所述中断向量数量，从所述内存中读取所述目标串行总线设备的中断信息。本申请提供的方法和装置，实现了通过操作系统全面地读取目标串行总线设备的中断信息。
- 应用处理器和包括中断控制器的集成电路-201710881552.1
- 朴庭佑 - 三星电子株式会社
- 2017-09-26 - 2023-09-19 - G06F13/24
- 提供了应用处理器和包括中断控制器的集成电路。一种应用处理器，包括：多个中断源，被分别分配了多个中断号；中央处理器(CPU)，被配置为接收中断请求信号和中断号信号，并对所述多个中断源中的至少一个执行中断处理过程，其中，所述多个中断源中的所述至少一个与所述中断号信号相应；中断控制器包括与系统总线连接的主接口，中断控制器被配置为基于从所述多个中断源中的所述至少一个接收到的中断信号产生所述中断请求信号和所述中断号信号，并通过主接口将所述中断号信号发送到CPU。
- 执行不可屏蔽中断的方法和装置-201910408194.1
- 马军;丁天虹;童肇哲 - 华为技术有限公司
- 2015-10-16 - 2023-09-12 - G06F13/24
- 本发明公开了一种执行不可屏蔽中断的方法和装置，该方法包括：在非安全模式下获取安全中断请求，并中断操作系统OS的操作，该安全中断请求不可被屏蔽；通过所述安全中断请求进入安全模式，在所述安全模式下保存所述OS的操作中断时OS状态的中断上下文；返回所述非安全模式执行用户定义处理；在所述用户定义处理完成后，再次进入所述安全模式，在该安全模式下根据所述中断上下文恢复所述OS状态；再次返回所述非安全模式，继续执行所述OS的操作。本发明实施例的执行不可屏蔽中断的方法和装置，可以不依赖于硬件简单地实现NMI。
- 一种基于PCIE的中断信息处理方法-202310174347.7
- 刘曼;李国林;王立峰 - 广州万协通信息技术有限公司
- 2023-02-24 - 2023-09-05 - G06F13/24
- 本申请实施例公开了一种基于PCIE的中断信息处理方法，该方法包括：在设备端每次检测到中断事件时，发送对应的中断向量、中断请求信号以及应答帧至PCIE端，并对中断请求信号进行第一标记；PCIE端接收应答帧和中断向量，并将应答帧发送至PC端，确定中断向量对应的中断信息，并判断中断向量是否被屏蔽，若被屏蔽，则不对中断信息进行响应，并在预设时间内再次接收中断向量，若未被屏蔽，则发送中断应答信号至设备端，发送中断信息至PC端；设备端接收中断应答信号，对中断请求信号进行第二标记；PC端分别接收中断信息和应答帧，基于每个中断信息查找对应的应答帧，并进行相应处理，节约了数据通道资源，避免了中断信息丢失和大量占用PC端CPU。
- 一种I2C设备的快速识别方法、装置、设备及存储介质-202310638594.8
- 赵兴 - 合芯科技有限公司;上海合芯数字科技有限公司
- 2023-05-31 - 2023-08-25 - G06F13/24
- 本发明公开了一种I2C设备的快速识别方法、装置、设备及存储介质，当检测到第一I2C设备处于上电状态时，接收第一I2C设备主动生成的第一中断请求，并将第一中断请求发送给中断控制器，以使中断控制器在接收到第一中断请求后，获取第一I2C设备对应的第一I2C端口，并将第一I2C端口对应的中断电平信号调整为第一中断低电平信号；当确定中断电平信号被调整为第一中断低电平信号后，控制中断控制器向基本输入输出系统发送第一中断低电平信号，以使基本输入输出系统基于第一中断低电平信号，确定当前配置机器中存在所述第一I2C设备；与现有技术相比，本发明的技术方案能提高I2C设备的识别效率。
- 一种基于I2C总线的中断读取与清除的控制方法-202010329318.X
- 廖新志 - 上海琪云工业科技有限公司
- 2020-04-23 - 2023-08-22 - G06F13/24
- 本发明公开了一种基于I2C总线的中断读取与清除的控制方法，包括以下步骤：步骤S101，中央控制器通过I2C总线接口配置设备控制器和寄存器，其中，寄存器包括：中断源状态寄存器，用于发出模块的中断请求；中断状态寄存器，用于获得模块的工作状态、中断标志和告警标志；步骤S103，设备控制器对中央控制器发送设备中断信号。通过对中央处理器I2C总线接口读取到的中断状态寄存器位bit清零，对发生中断而没有被中央处理器通过I2C总线接口读取到的中断状态寄存器位bit不进行清零的控制，实现了中央处理器不会漏读设备的中断状态寄存器以及设备中断源的中断不会被释放直至中央处理器读取到了这个中断，确保了系统工作的可靠性和安全性，以及和对设备的保护。
- 通过串行外设接口通信的方法及装置-202310714064.7
- 何俊;黄贺龙;王祥 - 瀚博创芯半导体（上海）有限公司
- 2023-06-16 - 2023-08-22 - G06F13/24
- 本发明提供了一种通过串行外设接口通信的方法及装置，该方法包括主机模块的SPI软件将从机模块使能并向主机模块内部的发送寄存器写入主机数据，然后主机模块向从机模块发送主机数据并同时接收从机模块的从机数据，经过预设的发送周期后主机模块的SPI硬件将判断从机数据是否大于设定阈值，若否，则经过预设的等待周期后继续进行通信，若是，则向主机模块的MCU发送中断信号并调整工作频率后再进行通信。本发明所提供的方法能够使得主机模块与从机模块进行完全周期性的通信，使工作频率控制更加精准并且降低了MCU的功耗。
- 一种调试数据传输方法、装置、设备及存储介质-202111659264.4
- 李伟 - 高新兴物联科技股份有限公司
- 2021-12-30 - 2023-08-18 - G06F13/24
- 本发明公开了一种调试数据传输方法、设备及计算机可读存储介质，其中，该方法包括：在外设的USIM接头插入至所述主机的USIM卡座，且所述主机处于USIM卡的下电模式时，拉高所述USIM卡座的重置管脚，并将所述USIM卡座的数据管脚配置为输出状态；在拉高所述重置管脚的预设时间后，启动所述USIM卡座的时钟管脚的时钟信号，并在每一所述时钟信号的下降沿中断时，将输出数据存放至所述数据管脚，直至所有的所述输出数据存放完成。实现了一种高效便捷的调试数据传输方案，有效地避免了通信模块提供商或维护方对各类通信设备进行回收和拆机，极大地降低了通信模块后续的维护成本，提升了维护执行效率。
- 一种基于Lora技术的USB扩展装置及方法-201710209804.6
- 张铁军;俞浩;钟景维 - 深圳市亿兆互联技术有限公司
- 2017-03-31 - 2023-08-18 - G06F13/24
- 本发明提供了一种基于Lora技术的USB扩展装置，包括Lora收发器和微控制器，所述微控制器包括中断控制器、SPI接口和与智能设备连接的USB接口，所述Lora收发器分别与所述中断控制器、SPI接口连接。本发明还提供了一种基于Lora技术的USB扩展方法。本发明的有益效果是：可以使现有的带有USB接口的智能设备转变成为LoRaWAN的节点、网关或网关服务器一体的设备，使其可以成为LoRaWAN的一部分，实现智能设备对其他LoRa节点的数据采集或控制，或者智能设备被采集或被控制，使LoRa的应用场景更加丰富。
- 基于SPI总线的通讯系统及通讯方法、装置和设备-202310544453.X
- 刘青贺;方慧麒;宗成禹 - 杭州长川科技股份有限公司
- 2023-05-12 - 2023-08-15 - G06F13/24
- 本申请涉及一种基于SPI总线的通讯系统及通讯方法、装置和电子设备。该通讯系统包括设置主设备SPI接口和主设备IO接口的嵌入式芯片主设备以及设置从设备SPI接口和从设备IO接口的MCU从设备；主设备SPI接口与从设备SPI接口连接，主设备IO接口与从设备IO接口连接；在从设备写主设备读的SPI通讯阶段，MCU从设备通过从设备IO接口按照预设间隔发送中断请求信号至主设备IO接口；嵌入式芯片主设备在接收到中断请求信号时通过主设备SPI接口发送时钟信号至从设备SPI接口；MCU从设备基于时钟信号通过从设备SPI接口发送数据至主设备SPI接口。采用本申请，MCU从设备可主动上发数据，通讯流程更简单。
- 基于工作队列的PCIe转MDIO驱动实现方法及装置-202111656298.8
- 张海防;张连聘 - 苏州浪潮智能科技有限公司
- 2021-12-30 - 2023-08-15 - G06F13/24
- 本发明提供一种基于工作队列的PCIe转MDIO驱动实现方法及装置，属于交换机管理技术领域，所述方法步骤如下：预先为CPU配置MSI中断；用户开启FPGA中各MDIO控制器，设置各MDIO控制器通过读函数获取对应物理层芯片中数据，并设置MSI中断使能；当所有物理层芯片中数据读取完毕时，FPGA通过PCIe总线触发MSI中断；CPU响应MSI中断，通过工作队列读取FPGA的MDIO控制器中数据。本发明实现基于工作队列的内核线程访问物理层芯片寄存器的驱动，CPU无需轮询FPGA状态标记完成位，降低了CPU利用率，并支持多物理层芯片并发访问，充分利用了CPU多线程和内核无时钟特性的优势。
- 一种数据处理系统、方法、电子设备及存储介质-202011233285.5
- 戴刘江;吴国锋;苏国彬 - 辰芯科技有限公司;宸芯科技股份有限公司
- 2020-11-06 - 2023-08-15 - G06F13/24
- 本发明实施例公开了一种数据处理系统、方法、电子设备及存储介质。其中，数据处理子系统，包括：中断处理模块和数据处理模块，中断处理模块与数据处理模块通信连接，其中：中断处理模块用于向数据处理模块发送多个待处理数据，并在确定接收到目标数据处理指示指令的情况下，生成中断指令；数据处理模块用于接收待处理数据，按照待处理数据的接收顺序依次对待处理数据进行数据处理，并在每个待处理数据处理完成后，向中断处理模块发送每个待处理数据对应的数据处理指示指令。本发明实施例的技术方案提高了数据处理过程中的数据传输效率，降低了数据处理时延和计算资源占用量，进而提高了数据处理效率。
- 中断请求信号转换系统和方法、计算装置-202110053411.7
- 范里政;陈才;刘付东;赵肖凡 - 飞腾信息技术有限公司
- 2021-01-15 - 2023-08-01 - G06F13/24
- 一种中断请求信号转换系统和方法、计算装置。该中断请求信号转换系统包括：中断请求信号转换模块和信号输出端。中断请求信号转换模块被配置为基于从至少一个外围设备接收的信号生成至少一个转换后的中断请求信号；信号输出端被配置为在工作中将至少一个转换后的中断请求信号提供给处理器的接口模块。每个转换后的中断请求信号包括多个中断标识位，多个中断标识位的每个中断标识位基于第一电平以及不同于第一电平的第二电平来标识在预定的时间范围内从每个中断标识位对应的外围设备接收的信号是否包括外设中断请求信号。
- 一种中断信号处理方法、系统、设备及介质-202310452416.6
- 厚思彤 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-04-21 - 2023-07-21 - G06F13/24
- 本发明属于计算机领域，具体涉及一种中断信号处理方法、系统、设备及介质。方法包括：分析发起中断请求的设备数量，按照预定方式将所述发起中断请求的设备数量添加到总线上的中断信号中，并将所述中断信号通过总线发出；响应于从总线上接收到所述中断信号，基于预定方式从所述总线信号中解析出发起中断请求的设备数量，并根据所述发起中断请求的数量解析中断信号中对应的中断内容。通过本发明提供的一种中断信号处理方法，根据发起中断的外部设备的数量在中断信号中嵌入对应的中断数量，告知主端产生中断的设备数量，以使主端根据产生中断的设备数量解析中断，无需处理其他后续的无效数据即快速实现中断信号的处理，提高了总线的数据处理能力。
- 中断处理方法、根复合体设备及电子设备-202310420992.2
- 王少虎;郑德金;张力航 - 深圳砺驰半导体科技有限公司
- 2023-04-12 - 2023-07-18 - G06F13/24
- 本申请提供了一种中断处理方法、根复合体设备及电子设备；方法包括：根复合体设备的第一芯片通过外围组件互连(PCIE)总线，接收端点设备的第二芯片发送的任意一种中断类型对应的中断包；解析所述中断包，得到所述中断包的解析结果；基于所述解析结果确定与所述根复合体设备中的中断控制器匹配的中断请求信号；触发所述PCIE总线中的第一传输总线与所述中断控制器连通，基于所述第一传输总线向所述中断控制器发送所述中断请求信号；所述第一传输总线为与所述中断控制器的类型匹配的传输总线。
- 通信装置、通信方法和程序-202180077559.2
- 森山武寿 - 索尼半导体解决方案公司
- 2021-11-25 - 2023-07-18 - G06F13/24
- 本公开涉及使得可以提高数据传输的传输效率的通信装置、通信方法和程序。I3C主设备向I3C从设备发送请求数据的写入的访问请求，并且，如果I3C从设备对访问请求的响应是NACK响应，则确定对应于访问请求的写入完成状态是否通过中断请求从I3C从设备发送，并等待执行处理，直到通过中断请求发送写入完成状态为止。I3C从设备接收从I3C主设备发送的访问请求，并且如果对应于访问请求的数据的写入未完成，则向I3C主设备发送NACK响应，并在对应于访问请求的数据的写入完成的定时，通过中断请求发送写入完成状态。例如，本技术可应用于根据I3C规范进行通信的通信系统。
- 电子设备及其数据传输方法-202210006991.9
- 李波;姜鹏 - 北京集创北方科技股份有限公司
- 2022-01-05 - 2023-07-18 - G06F13/24
- 本申请提供一种电子设备及其数据传输方法，该电子设备包括：主机；触控控制器；主机与触控控制器，分别经由第一中断传输数据线、第二中断传输数据线以及数据传输线，相互连接；其中，主机经由第一中断传输数据线接收来自触控控制器的通知信号；主机根据通知信号，经由数据传输线读取触控控制器的触控数据；当触控控制器超过一预设时间未接收到主机经由第二中断传输数据线发送的中断通知信号时，触控控制器经由所述第一中断传输数据线重新发送所述通知信号；当主机端完成数据读取时，主机经由所述第二中断传输数据线发送中断通知信号至触控控制器。本申请解决了主机和触控端无法实时反馈数据传输结果，通信效率低的问题。
- 一种基于FPGA的ARINC429和ARINC717总线IP核-202111644183.7
- 王兰芳;宋迎杰;韩立美 - 北京石竹科技股份有限公司
- 2021-12-30 - 2023-07-14 - G06F13/24
- 本发明提供一种基FPGA的A429总线和A717总线IP核，包含发送模块、接收模块、总线编码模块、总线解码模块、总线切换模块、存储模块、中断模块、时标模块、自检测模块、全局寄存器、发送仲裁、接收仲裁，主机接口，收发器，其中发送模块数据采用链表的方式进行控制和管理。
- 基于FPGA的处理方法、电路以及电子设备-202310332671.7
- 刘宜璟;李康;陈忠明 - 昆易电子科技（上海）有限公司
- 2023-03-30 - 2023-07-07 - G06F13/24
- 本发明实施例公开了一种基于FPGA的处理方法、电路以及电子设备，该电路包括多个处理模块和配置模块，其中，所述配置模块用于确定若干个中断，并为各所述处理模块中的空闲处理模块分配所述中断；所述空闲处理模块用于获取待处理数据，并基于所述待处理数据实现所分配的中断的响应处理，所述待处理数据为实现所分配的中断的响应处理所需的数据。本发明可以实现多个处理模块同时对各中断进行并行响应处理，有效的提高了响应处理多个中断的效率。
- 一种串口IP系统-202310139323.8
- 岑赛;项志杰;申忠斌;刘江波 - 华中光电技术研究所（中国船舶集团有限公司第七一七研究所）;武汉华中天勤防务技术有限公司
- 2023-02-16 - 2023-07-07 - G06F13/24
- 本发明提供一种串口IP系统，包括总线控制模块、FIFO控制模块、数据发送控制模块和数据接收控制模块；总线控制模块选择总线方式和完成时序逻辑；FIFO控制模块配置发送FIFO单元和接收FIFO单的深度，以及控制数据读写；数据发送控制模块产生波特率采样时钟，并按照波特率采样时钟将需要发送的数据转换成串行数据发送出去；数据接收控制模块产生波特率采样时钟，并按照波特率采样时钟接收串行数据，并基于串行数据产生中断信号。本发明可以通过总线更改串口的波特率、FIFO深度等配置参数，在外部波特率或数据帧长度变化时，不需要更改FPGA程序，实现串口波特率和数据长度适配，从而减短开发周期。
- 一种接口中断测量方法及装置-202110273413.7
- 范里政;陈才;刘付东;杨有桂;陈雪 - 飞腾信息技术有限公司
- 2021-03-12 - 2023-07-04 - G06F13/24
- 本发明公开了一种接口中断测量方法及装置，该方法的步骤包括：步骤S1：产生可调中断触发源，将可调中断触发源转换为CPU能够读取的中断类型，发送给CPU；同时，捕获接口中断的触发时间，记录触发时刻；步骤S2：利用CPU内的中断控制模块对中断进行处理，上报到中断服务程序；当处理完了一个中断的时候，发送中断结束的标志；步骤S3：当接收中断结束的标志，记录结束标志时刻；将接口中断的触发时刻和结束标志时刻输入接口中断测量装置，计算出接口中断处理的时间。该装置用来实施上述方法。本发明具有成本低、操作简便、应用范围广等优点。
- 专利分类
