[发明专利]命令延迟在审
| 申请号： | 202010875804.1 | 申请日： | 2020-08-27 |
| 公开（公告）号： | CN112447216A | 公开（公告）日： | 2021-03-05 |
| 发明（设计）人： | B·邓洛普;G·J·卢卡斯;E·C·麦克格劳赫林 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22;G11C8/06 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王龙 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及一种命令延迟。一种设备包括存储器组件、延迟组件和耦合到所述延迟组件的命令组件。所述命令组件可以被配置成将接收到的与访问所述存储器组件中的物理地址相关联的命令输入到执行队列中并且将所述命令标记为活动。所述命令组件可以被配置成将所述活动命令发送到所述存储器组件以被执行。所述命令组件可以被配置成响应于经由所述延迟组件从所述存储器组件接收到指示所述活动命令已被执行的消息而从所述执行队列中清除所述活动命令。所述延迟组件可以被配置成在将所述消息发送到所述命令组件之前将来自所述存储器组件的所述消息延迟特定的时间段。 | ||
| 搜索关键词： | 命令 延迟 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010875804.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 自定时电路与静态随机存取存储器-202310919707.1
- 马自贵;马亚奇;郑君华;顾昌山 - 合芯科技（苏州）有限公司;合芯科技有限公司
- 2023-07-25 - 2023-10-27 - G11C7/22
- 本申请提供了一种自定时电路与静态随机存取存储器，涉及半导体技术领域，该自定时电路包括内部时钟生成模块与内部控制信号生成模块，其中，内部时钟生成模块包括控制单元与时钟生成单元，控制单元包括反馈回路；该反馈回路被配置为接收外部时钟信号、第一反馈信号、第二反馈信号以及读写控制信号，并基于接收到的上述各信号，输出控制信号；时钟生成单元被配置为基于上述控制信号生成内部时钟信号；内部控制信号生成模块被配置为基于上述内部时钟信号，生成内部控制信号；其中，上述第一反馈信号为上述内部控制信号，上述第二反馈信号为上述控制信号。本申请能够提升自定时电路生成内部时钟信号的速度。
- 存储设备、包含该存储设备的片上系统和计算装置-202311212878.7
- 薛可;范志军;许超;刘建波;杨作兴 - 深圳比特微电子科技有限公司
- 2023-09-20 - 2023-10-27 - G11C7/22
- 本公开涉及存储设备、包含该存储设备的片上系统和计算装置。一种存储设备包括存储模块和时钟门控模块。存储模块包括各自被分配有地址的多个锁存器单元，每个锁存器单元的输入端用于接收写入数据。时钟门控模块包括第一级时钟门控单元和耦接在多个锁存器单元与第一级时钟门控单元之间的第二级时钟门控单元。第一级时钟门控单元接收输入时钟信号和基于写地址的第一地址译码的使能信号并向第二级时钟门控单元中的相应时钟门控单元输出使能时钟信号。第二级时钟门控单元接收第一级时钟门控单元中的相应时钟门控单元输出的使能时钟信号和基于写地址的第二地址译码的使能信号并向相应锁存器单元输出使能时钟信号。
- 执行训练操作的半导体设备及其操作方法-202211361567.2
- 安顺成;孙琯琇 - 爱思开海力士有限公司
- 2022-11-02 - 2023-10-20 - G11C7/22
- 本公开的实施例涉及执行训练操作的半导体设备及其操作方法。一种半导体设备，包括：数据输入电路，适于接收训练时钟以在训练模式下根据多个输入控制信号来提供第一数据信号和选通信号；延迟电路，适于通过根据与相应的设置代码相对应的延迟值对第一数据信号进行延迟而输出第二数据信号；数据对准电路，适于通过根据选通信号对第二数据信号进行对准而输出第三数据信号；代码生成电路，适于根据训练时钟来生成与第三数据信号相对应的预备代码，并根据代码锁定信号来将预备代码作为设置代码而顺序地存储；以及锁定检测电路，适于基于训练时钟和预备代码来激活代码锁定信号。
- 振荡信号生成电路及使用其的半导体装置-202310182099.0
- 赵善起;徐杨淏;吴益秀 - 爱思开海力士有限公司
- 2023-02-20 - 2023-10-20 - G11C7/22
- 本公开涉及一种振荡信号生成电路及使用其的半导体装置。振荡信号生成电路基于通过经由时钟延迟电路将振荡信号进行延迟而生成的第一控制信号将振荡信号驱动至第一逻辑电平，以及基于通过将振荡信号延迟固定延迟量而生成的第二控制信号将振荡信号驱动至第二逻辑电平。
- 存储器控制器-201910372626.8
- 金东眩;金承日;郑然镐;许民虎 - 爱思开海力士有限公司
- 2019-05-06 - 2023-10-20 - G11C7/22
- 本发明提供了一种存储器控制器，该存储器控制器用于控制包括多个存储块的存储器装置，该存储块包括分别联接至多个字线的多个存储器单元，存储器控制器包括：操作时间计算器，被配置为计算对分别联接至多个字线的存储器单元执行编程操作所花费的编程操作时间；以及操作电压确定器，被配置为通过将由操作时间计算器计算的编程操作时间之中的第一编程操作时间与编程操作时间之中除了第一编程操作时间之外的其它编程操作时间进行比较来确定用于擦除存储块的擦除电压。
- 存储器读数据测试电路结构及其设计方法-202010190043.6
- 周喆;徐佳斌 - 上海华虹宏力半导体制造有限公司
- 2020-03-18 - 2023-10-20 - G11C7/22
- 本申请涉及半导体集成电路技术领域，具体涉及一种存储器读数据测试电路结构及其设计方法。其中结构包括：读信号路径，包括时钟门控单元和第一组合逻辑电路单元；时钟门控单元的时钟端连接同步时钟信号；地址路径，包括地址寄存器单元、逻辑控制电路单元、地址锁存器单元和第二组合逻辑电路单元；地址寄存器单元的时钟端连接同步时钟信号，地址寄存器单元的数据输出端连接逻辑控制电路单元的输入端，逻辑控制电路单元的输出端连接地址锁存器单元的数据输入端，地址锁存器单元的时钟端连接同步时钟信号。通过读信号产生步骤与所述地址信号产生步骤和地址锁存步骤，采用同步时钟，可以解决相关技术中保证高精度的时序平衡较为复杂与困难的问题。
- 用于四循环存取命令的技术-202310347695.X
- S·V·艾亚普利迪 - 美光科技公司
- 2023-03-31 - 2023-10-17 - G11C7/22
- 本申请涉及用于四循环存取命令的技术。存储器装置可以在与多个数据信道相关联的命令‑地址CA信道上与主机装置传送存取命令。所述主机装置可传输存取命令，所述存取命令包含指示所述存取命令的类型的操作代码、作为所述存取命令的第一目标的所述存储器装置的第一地址和作为所述存取命令的第二目标的所述存储器装置的第二地址。所述第一地址可与第一数据信道相关联，且所述第二地址可与第二数据信道相关联。因此，所述存储器装置和所述主机装置可在所述第一数据信道上传送对应于所述第一地址的第一数据，并在所述第二数据信道上传送对应于所述第二地址的第二数据。
- 用于多目标模拟的双口RAM读出方法及电路-202310856473.0
- 张怀东;周巧玲;谭亮 - 武汉贞坤电子有限公司
- 2023-07-12 - 2023-10-13 - G11C7/22
- 本发明公开了一种用于多目标模拟的双口RAM读出方法及电路，属于智能硬件技术领域，该方法包括：根据待模拟目标的距离最小调节精度，确定写入时钟频率；根据写入时钟频率和待模拟的目标个数，确定读出随路时钟的频率，并输出对应频率的读出随路时钟；接收FPGA发出的每个目标模拟的使能信号，并根据每个目标使能信号的时间顺序分别读取RAM中存储的待模拟目标的信息数据，按照读出随路时钟生成具有多通道的多目标模拟数据发送至FPGA；其中，每个目标的使能信号为FPGA根据每个目标的距离所对应的延迟时刻发出，多目标模拟数据中的通道与模拟目标一一对应。该方法可以大大节约FPGA资源，减小多目标下状态下常规RAM芯片数目。
- 数据接收设备以及使用其的半导体装置和半导体系统-202110035193.4
- 李斗馥;崔容硕 - 爱思开海力士有限公司
- 2021-01-12 - 2023-10-13 - G11C7/22
- 本申请公开了数据接收设备以及使用其的半导体装置和半导体系统。数据接收设备包括时钟接收器和多个数据接收器。时钟接收器被配置为基于切换使能信号来从时钟信号和互补时钟信号产生多个接收时钟信号。多个数据接收器被配置为接收数据和参考电压并且分别同步于多个接收时钟信号来将数据与参考电压进行比较，以产生多个内部数据。当切换使能信号的逻辑电平转变时，在多个数据接收器之中，接收到接收时钟信号的数据接收器改变参考电压的电压电平，所述接收时钟信号的逻辑电平在切换使能信号的逻辑电平转变时转变。
- 训练触发方法、装置、设备及存储介质-202211718061.2
- 刘小威;钟汝刚 - 中茵微电子（南京）有限公司
- 2022-12-29 - 2023-10-10 - G11C7/22
- 本申请提供了一种训练触发方法、装置、设备及存储介质，其中，该方法包括：由主延时线测量一个周期的需要的延时单元数量，并将延时单元数量下发给各从延时线；由写延时线和读延时线分别在对应一个周期的延时单元数量范围内对写延时线和读延时线的延时进行调整，通过训练，分别得到读写延时线对应的有效数据窗口，并完成读写延时线的延时调整；系统运行过程中，通过读写延时线的延时变化与有效数据窗口的比较确定是否重新进行训练，若是，则向主机发送训练信号，以使得主机根据训练信号进行训练操作。本申请可以只在必要的时候，例如读写延时线的延时偏离有效数据窗口的时候进行训练，避免定期训练带来的带宽消耗过大、资源占用过多的问题。
- 训练触发方法、ONFI PHY、芯片和电子设备-202211715992.7
- 钟汝刚;刘小威 - 中茵微电子（南京）有限公司
- 2022-12-29 - 2023-10-10 - G11C7/22
- 本发明涉及存储技术领域，提供一种训练触发方法、ONFI PHY、芯片和电子设备。ONFI PHY包括通信连接的信号延迟模块、第一数据通路、第二数据通路、第三数据通路和比较模块，依次通过信号延迟模块、第一数据通路、第二数据通路和第三数据通路，按照各自对应的延迟参数对NADN Flash发送的读数据探针信号进行延迟操作，分别按照第一数据通路、第二数据通路和第三数据通路经延迟操作后三个时刻采样NADN Flash发送的读数据，比较模块若基于三个时刻采样得到的数据确定有效采样窗口变化超出预设阈值则触发训练。通过监测有效采样窗口来感知环境中温度和电压的变化以快速灵敏地触发训练，确保稳定性并提升训练效率。
- 包含用于半导体存储器的存储器命令的设备及方法-201880063966.6
- 金康永;李炫柳;J·D·波特 - 美光科技公司
- 2018-09-28 - 2023-10-03 - G11C7/22
- 本发明描述包括用于半导体存储器的存储器命令的设备及方法。一种实例方法包括：响应于接收时序命令而接收数据时钟信号；响应于接收与所述时序命令相关联的存取命令而执行存取操作；基于所述数据时钟信号来提供存取数据时钟信号；及基于所述数据时钟信号来提供存取数据时钟信号。所述存取命令可与所述相关联时序命令在时间上间隔系统时钟信号的至少一个时钟周期。在一些实例中，所述存取命令可在所述相关联时序命令之前或可在所述相关联时序命令之后。在一些实例中，所述存取命令可紧接在所述相关联时序命令之后或所述相关联时序命令之前。
- 一种数据选通信号的建模方法、建模系统和存储介质-202310778503.0
- 程彪 - 长鑫存储技术有限公司
- 2023-06-28 - 2023-09-29 - G11C7/22
- 本发明提供一种数据选通信号的建模方法、建模系统和存储介质，该方法包括：针对模式寄存器读指令，从模式寄存器中读取与模式寄存器读指令对应的前导码信号的时长和后同步码信号的时长；根据前导码信号的时长确定前导码使能信号，根据后同步码信号的时长确定后同步码使能信号，根据输出数据信号的预设数据时长确定输出数据使能信号；根据前导码使能信号的有效电平、后同步码使能信号的有效电平和输出数据使能信号的有效电平，并基于时钟信号的波形和前导码选通信号的波形，生成数据选通信号。上述方法中，根据确定的前导码使能信号和后同步码使能信号，建立对应的数据选通信号，从而减小了存储器的工作量，提高了存储器的工作效率。
- 用于读取及写入存储器操作的时钟信号驱动器-201910417073.3
- 北川胜浩;山下彰 - 美光科技公司
- 2019-05-20 - 2023-09-29 - G11C7/22
- 本发明涉及用于读取及写入存储器操作的时钟信号驱动器。描述用于存储器阵列读取及写入操作的驱动器。在一个方面中，存储器装置可包含输入/输出I/O电路，其有利于所述存储器装置的读取及写入操作。一个驱动器可产生用于命令电路的时钟信号以帮助所述写入操作的执行。另一驱动器可产生用于所述I/O电路的时钟信号以帮助所述读取操作的执行。
- 时钟生成电路以及包含时钟生成电路的存储器件-201911288841.6
- 金光淳 - 爱思开海力士有限公司
- 2019-12-12 - 2023-09-29 - G11C7/22
- 本发明公开一种时钟生成电路以及包含时钟生成电路的存储器件。存储器件可以包括：时钟分频电路，其适于通过将外部时钟分频来生成多个内部时钟；模式判定电路，其适于基于内部时钟而根据读取命令的输入时间点来确定操作模式；以及时钟排列电路，其适于按照根据操作模式而确定的顺序来排列内部时钟，并且输出排列的时钟作为多个数据输出时钟；以及数据排列电路，其适于根据操作模式来排列读取数据，以及响应于数据输出时钟而输出被排列的数据。
- 读写窗口校准电路及方法、存储器、FPGA芯片-202011633790.9
- 潘超;张勇;温长清 - 深圳市紫光同创电子有限公司
- 2020-12-31 - 2023-09-26 - G11C7/22
- 本申请实施例提供了一种读写窗口校准电路及方法、存储器、FPGA芯片，涉及集成电路技术领域，可以自动调节读窗口和写窗口，在读写窗口校准电路的工作频率满足预设频率的情况下，使读数据通过读窗口、写数据通过写窗口。该读写窗口校准电路包括：校准验证电路，在当前时钟周期内，验证读数据、写数据是否能通过读窗口写窗口；读写控制时序生成电路，当读数据不能通过读窗口时，增大读窗口，当写数据不能通过写窗口时，增大写窗口；校准验证电路，获取读写窗口校准电路的工作频率，当工作频率小于预设频率时，控制读写控制时序生成电路减小读窗口和/或所述写窗口，并在下一个时钟周期，重复验证读数据是否能通过读窗口、写数据是否能通过写窗口。
- 半导体器件-201910743800.5
- 郭明均;金雄来;李承燻 - 爱思开海力士有限公司
- 2019-08-13 - 2023-09-26 - G11C7/22
- 本申请公开了一种半导体器件。半导体器件包括突发结束信号发生电路和自动预充电控制电路。突发结束信号发生电路在第一突发模式下基于写入标志和锁存突发模式信号来产生写入突发结束信号，并且在第二突发模式下基于内部写入标志和内部锁存突发模式信号来产生写入突发结束信号。自动预充电控制电路基于写入突发结束信号来执行自动预充电操作。
- 存储器系统、存储器装置及其操作方法-201910918618.9
- 裴成原;李俊赫;俞登觉;李珉圭 - 爱思开海力士有限公司
- 2019-09-26 - 2023-09-22 - G11C7/22
- 本文描述了存储器系统、存储器装置及其操作方法。一种存储器系统包括具有多个存储器块和子命令存储电路的存储器装置、以及用于控制存储器装置的存储器控制器，其中存储器装置能够处于就绪状态、第一忙碌状态和第二忙碌状态中的一种或多种状态，并且其中当在第一忙碌状态下子命令从存储器控制器被接收时，子命令存储在子命令存储电路中，并且在第一忙碌状态被释放之后，子命令可执行，并且在存储器装置改变为就绪状态之后，存储在子命令存储电路中的子命令被执行。
- 半导体器件和包括其的半导体系统-201910710877.2
- 金民吾 - 爱思开海力士有限公司
- 2019-08-02 - 2023-09-22 - G11C7/22
- 本发明公开了半导体器件和包括其的半导体系统。一种半导体系统包括第一半导体器件和第二半导体器件。第一半导体器件输出芯片选择信号、命令信号和数据。当芯片选择信号被使能并且根据所述命令信号的逻辑电平组合来执行写入操作时，第二半导体器件从所述数据产生内部数据，储存内部数据，以及储存所述数据作为模式数据。此外，当芯片选择信号被使能并且根据命令信号的逻辑电平组合来执行写入复制操作时，第二半导体器件在不接收所述数据的情况下，从模式数据产生内部数据以及储存内部数据。
- 数据采样电路以及数据传输器电路-202310025642.6
- 孔仁锡;洪在亨;金珉秀 - 爱思开海力士有限公司
- 2023-01-09 - 2023-09-19 - G11C7/22
- 本公开提供一种数据采样电路以及数据传输器电路。一种数据采样电路可以包括：模式检测电路，该模式检测电路被配置为通过检测包括输入数据的多位数据的模式来产生慢速信号；以及采样电路，该采样电路被配置为在采样时钟的激活时段期间对所述输入数据进行采样，并且在所述慢速信号激活时，使所述采样电路的操作速度降低。
- 存储器装置的修改的写入电压-202180018754.8
- S·达斯古普塔;S·兰加;K·班纳吉;N·加杰拉;M·J·陶布;K·潘加儿 - 美光科技公司
- 2021-02-09 - 2023-09-19 - G11C7/22
- 本申请涉及用于存储器装置的修改的写入电压。在实例中，所述存储器装置可基于接收到的写入命令而确定要从第一逻辑状态(例如，置位状态)切换到第二逻辑状态(例如，复位状态)的第一组存储器单元。存储器装置可执行读取操作以确定第一组存储器单元的子集(例如，第二组存储器单元)的具有满足基于所述存储器单元的预测漂移满足准则的电导阈值的子集。所述存储器装置可以向第一组存储器单元内的每个存储器单元施加复位脉冲，其中修改施加到所述第二组存储器单元的复位脉冲以减小复位状态下的电压阈值漂移。
- 用于低速存储器操作的方法和设备-201910817955.9
- 金康永 - 美光科技公司
- 2019-08-30 - 2023-09-12 - G11C7/22
- 本申请案针对低速存储器操作。本发明描述了用于低速存储器操作的方法、系统及装置。与存储器装置相关联的控制器可例如识别系统时钟的时钟模式，并确定所述系统时钟的速度低于阈值。所述控制器可生成(或致使生成)内部数据时钟信号，所述内部数据时钟信号具有比外部数据时钟信号(其可具有基于所述系统时钟速度的速度)更短的周期。此外，所述控制器可使用所述内部数据时钟信号而不是所述外部数据时钟信号来从所述存储器装置生成数据，这可提供减少的等待时间。此外，所述控制器可撤销激活(或致使撤销激活)生成所述外部数据时钟信号的外部数据时钟。此类技术可提供改进的数据带宽，改进的命令带宽及/或减少的功耗。
- 数字切换活动感测-202310164034.3
- L·兹洛特尼科;L·明茨;P·肖汉 - 美光科技公司
- 2023-02-24 - 2023-09-05 - G11C7/22
- 本公开涉及数字切换活动感测。时钟启用信号被收集且求和。同时启用的时钟启用信号的数目可表示系统内的切换活动，且可用作此类系统的电力管理、噪声管理等的指示。数字切换活动感测包含执行对与分组成多个锁存器子集的多个锁存器相关联的开放时钟门的量进行求和的操作。至少部分地基于对与所述多个锁存器相关联的开放时钟门的所述量进行求和的所述操作的结果来生成活动指示。
- 命令信号时钟门控-201880040447.8
- P·加加帕蒂 - 美光科技公司
- 2018-04-24 - 2023-09-05 - G11C7/22
- 本发明揭示一种半导体装置，其包含时钟门控树，所述时钟门控树包括第一时钟门控级及第二时钟门控级。所述第一时钟门控级经配置以接收激活检测信号且响应于所述激活检测信号而激活所述第二时钟门控级中的计时事件。在缺乏所述激活检测信号的情况下不激活所述计时事件。
- 半导体器件-201811448869.7
- 尹荣俊 - 爱思开海力士有限公司
- 2018-11-28 - 2023-09-05 - G11C7/22
- 本发明提供一种半导体器件，其包括选通信号发生电路。选通信号发生电路在触发驱动信号和下驱动信号的使能时段期间生成与倍频时钟信号同步地触发的选通信号。根据触发驱动信号和下驱动信号来设置后同步时段。
- 一种存储器控制电路、存储器、电子设备及逻辑控制方法-202310608791.5
- 黄瑞锋 - 海光信息技术股份有限公司
- 2023-05-26 - 2023-09-01 - G11C7/22
- 本申请涉及一种存储器控制电路、存储器、电子设备及逻辑控制方法，属于存储器领域。该存储器控制电路包括：时钟信号生成器、时钟信号控制电路以及串联的N个触发器电路。每个触发器电路的输出被配置为与对应的选择电路连接，输入第一个触发器电路的输入值可配置，选择电路被配置为根据对应触发器电路的输出值，选择存储列的位线是与正对的IO电路连接，还是与相邻的IO电路连接；时钟信号生成器，与每个触发器电路连接，时钟信号生成器被配置为在控制信号的控制下，生成时钟信号；时钟信号控制电路，被配置为根据存储器中故障单元对应的译码地址的值和时钟信号的周期数，产生控制信号。该存储器控制电路能极大的简化所需的布线资源。
- 具有双预充电电路的伪2端口存储器-202180088598.2
- H·皮罗;M·M·李;V·加迪 - 美商新思科技有限公司
- 2021-12-07 - 2023-09-01 - G11C7/22
- 提供了一种存储器电路系统及其使用方法。在一个示例中，存储器电路系统包括存储器阵列、第一预充电电路和第二预充电电路。存储器阵列对存储器阵列的第一集合的列进行写入。第一预充电电路在第一集合的列的位线放电的同时对存储器阵列的第二集合的列的位线进行充电。第一集合的列不同于第二集合的列。在存储器阵列完成对第一集合的列的写入之后，第二预充电电路对第一集合的列的位线进行充电。
- 前景自动校准数据接收窗口的方法及相关装置-202010261348.1
- 陈世昌;余俊锜;张志伟;纪国伟;蔡福钦;林士涵;周格至 - 瑞昱半导体股份有限公司
- 2020-04-03 - 2023-09-01 - G11C7/22
- 本申请涉及前景自动校准数据接收窗口的方法及相关装置。一种前景自动校准数据接收窗口的方法，用于一动态随机存取内存器系统，该方法包含有：从该动态随机存取内存器系统中的一动态随机存取内存器，接收一数据触发信号及数据；根据接收到的该数据触发信号，获取一数据触发信号；通过关于该数据触发信号的频率的一时间周期，产生三个时间点；于该三个时间点，分别取样数据，以产生三个取样数据；根据该三个取样数据之间的比较，判断是否调整该三个时间点的位置；以及当判断不需调整该三个时间点的位置时，根据该三个时间点的位置，设定一有效数据接收窗口。
- 用于在存储器装置中提供不同时钟频率的内部时钟信号的设备和方法-201880007233.0
- J·波尔纳 - 美光科技公司
- 2018-01-10 - 2023-08-25 - G11C7/22
- 在本申请案中描述用于在半导体装置中提供不同时钟频率的内部时钟信号的设备和方法。实例设备包含读取命令缓冲器和读取数据输出电路。所述读取命令缓冲器响应于第一时钟信号而缓冲读取命令并且响应于第二时钟信号而提供所述读取命令。所述读取数据输出电路当被来自所述读取命令缓冲器的所述读取命令启动时并行接收多个数据位，并且响应于输入/输出IO时钟信号而依序提供所述多个数据位。数据时钟定时电路提供在第一模式中具有第一时钟频率并且在第二模式中具有第二时钟频率的所述IO时钟信号，并且另外提供在所述第一和第二模式中具有所述第一时钟频率的所述第二时钟信号。
- 半导体器件-201911227709.4
- 郭康燮 - 爱思开海力士有限公司
- 2019-12-04 - 2023-08-25 - G11C7/22
- 本发明提供了一种半导体器件。半导体器件包括相位差检测电路和内部电路。相位差检测电路通过将同步于时钟信号从命令/地址信号产生的相位检测时钟信号的相位与通过根据操作模式对数据时钟信号的频率进行分频而产生的分频时钟信号和内部分频时钟信号的相位进行比较，来产生第一相位差检测信号和第二相位差检测信号。内部电路根据第一相位差检测信号和第二相位差检测信号的逻辑电平组合来识别分频时钟信号和内部分频时钟信号的相位。
- 专利分类
