“上海雪湖科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果25个，建议您升级VIP下载更多相关专利

[发明专利]一种体素化3D网络voxel-encoder与VFE基于FPGA的实现算法-CN202010653891.6有效
发明人：卢亮;江承谦 -专利权人： 上海雪湖科技有限公司
申请日： 2020-07-08 - 公布日： 2023-10-13 - 主分类号： G06V10/94 文献下载
摘要：本发明涉及3D网络技术领域，具体是一种体素化3D网络voxel‑encoder与VFE基于FPGA的实现算法，本发明专利主要是针对3D目标检测的深度学习网络的数据预处理中voxel‑encoder部分(体素编码)以及vfe部分(特征提取)基于FPGA算法的从0到1的实现,整个过程全流水运算，有效的将CPU耗时的运算淹没至RAM,输入到3D卷积的过程中,极大得提升了点云卷积网络的效率，提高了整体帧率,为后续CNN的3D卷积预留更多的时间。
一种体素化网络 voxel encoder vfe 基于 fpga 实现算法

[发明专利]基于FPGA支持动态分辨率的卷积神经网络特征图组装系统-CN202010652929.8有效
发明人：郭静 -专利权人： 上海雪湖科技有限公司
申请日： 2020-07-08 - 公布日： 2023-09-29 - 主分类号： G06V10/94 文献下载
摘要：本发明涉及到图像处理技术领域，尤其涉及到一种基于FPGA支持动态分辨率的卷积神经网络特征图组装系统。包括特征图组装模块和权重加载模块，特征图组装模块和权重加载模块分别连接有主卷积计算模块，主卷积计算模块连接有窗口累加模块，主卷积计算模块通过权重加载模块输入和特征图组装模块的特征图窗口，在主卷积计算模块完成通道累加，后在窗口累加模块完成整个卷积计算。本发明不同于以往一种方案仅支持一种分辨率的特征图缓存设计，本发明根据实时分辨率自动配置FPGA上特征图缓存的参数，在无需修改的代码的情况下即可兼容多种分辨率的CNN网络实现。
基于 fpga 支持动态分辨率卷积神经网络特征组装系统

[发明专利]基于KL散度的FPGA离线量化方法-CN202010652930.0有效
发明人：王典 -专利权人： 上海雪湖科技有限公司
申请日： 2020-07-08 - 公布日： 2023-09-29 - 主分类号： G06N3/0495 文献下载
摘要：本发明涉及到FPGA离线量化技术领域，尤其涉及到一种基于KL散度的FPGA离线量化方法，包括导入模型，模型导入之后需要对模型进行解析以提取和合并网络的层结构，获取需要量化的层输出、权重节点名称；将图像数据进行数据预处理，并作为输入进行数据量化，同时结合层输出、权重节点名称获取量化的层输出、权重数据；对所述的权重数据求最大最小值、量化缩放尺度和量化零点；最后通过KL散度求截断数据阈值，求出量化缩放尺度和量化零点。本发明通过KL散度对原始输出数据量化范围进行截断，避免分布较为稀疏点对量化精度的影响，采用KL散度进行度量，确定不同量化区间的信息损失，确定信息损失最小的数据范围进行量化。
基于 kl fpga 离线量化方法

[发明专利]一种基于FPGA的多路AXI总线的控制方法-CN202010653912.4有效
发明人：江超 -专利权人： 上海雪湖科技有限公司
申请日： 2020-07-08 - 公布日： 2023-09-26 - 主分类号： G06F13/24 文献下载
摘要：本发明公开了一种基于FPGA的多路AXI总线的控制方法，整个架构采用4根AXI总线和DDR产生数据交互，第一根AXI总线部署目标检测算法，主要包括图片数据，卷积计算模块和量化模块；第二根AXI总线主要用来传输对应的权重数据，2D网络最终的计算结果通过第一根和第二根AXI总线写回DDR，第三根AXI总线主要部署激光点云网络，3D网络的计算结果通过第三根AXI总线写回DDR，这部分结果作为2D网络的输入；第四根总线主要部署3D网络的一些前向计算，最终的结果由第四根DDR总线写回DDR内存，并且这部分数据作为3D网络的输入。本发明不需要过多花费资源和损失算法精度的情况下，降低了整个FPGA的时延并且提高了帧率，满足了相应的场景实际需求。
一种基于 fpga axi 总线控制方法

[发明专利]一种基于FPGA的高阶波动方程求解方法-CN202010653228.6有效
发明人：高雨豪;田志明 -专利权人： 上海雪湖科技有限公司
申请日： 2020-07-08 - 公布日： 2023-09-22 - 主分类号： G06F17/11 文献下载
摘要：本发明公开了一种基于FPGA的高阶波动方程求解方法，本发明针对FPGA设备应用，与以往使用CPU，GPU等冯诺依曼架构计算单元相比，FPGA具有更高的可定制性，以及更高的并发性。FPGA器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数不足的问题。FPGA的基本结构包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，嵌入式块RAM，布线资源，内嵌专用硬核，底层内嵌功能单元，FPGA具有布线资源丰富，可重复变成，集成度高等优势。
一种基于 fpga 波动方程求解方法

[发明专利]一种基于FPGA的PML边界三维地震波传播模拟方法-CN202010653120.7有效
发明人：陆敏旻;杨文珺 -专利权人： 上海雪湖科技有限公司
申请日： 2020-07-08 - 公布日： 2023-08-22 - 主分类号： G06F30/20 文献下载
摘要：本发明公开了一种基于FPGA的PML边界三维地震波传播模拟方法，本发明针对FPGA设备应用，与以往使用CPU，GPU等冯诺依曼架构计算单元相比，FPGA具有更高的可定制性，以及更高的并发性。FPGA器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数不足的问题。FPGA的基本结构包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，嵌入式块RAM，布线资源，内嵌专用硬核，底层内嵌功能单元，FPGA具有布线资源丰富，可重复变成，集成度高优势。
一种基于 fpga pml 边界三维地震波传播模拟方法

[发明专利]基于FPGA多板卡架构的波场重构法三维叠前逆时偏移方法-CN202210220796.6在审
发明人：龙瞻;瞿雷;许康;曹腾杰;张子义 -专利权人： 上海雪湖科技有限公司
申请日： 2022-03-08 - 公布日： 2022-07-05 - 主分类号： G01V1/30 文献下载
摘要：本发明公开了基于FPGA多板卡架构的波场重构法三维叠前逆时偏移方法，涉及到计算机技术领域，包括：S1、在CPU侧准备正演所需的计算数据，并采用编程语言完成对计算数据的编程；S2、CPU与第一FPGA板卡进行数据交互，第一FPGA板卡将对应的参数输出至第二FPGA板卡和第三FPGA板卡；S3、第二FPGA板卡计算正演波场，计算完成后输出结束信号至第一FPGA板卡；S4、第一FPGA板卡开始计数，并同时输出信号至第二FPGA板卡和第三FPGA板卡，启动正向波场和逆向波场的计算；S5、第二FPGA板和第三FPGA板将同一时刻的正向波场和逆向波场输出至第一FPGA板；S6、第一FPGA板完成所有时刻的计算，并将最终的成像接结果输出至CPU。其减少了不必要的数据缓存传输，减少了对计算资源的消耗提高了计算效率。
基于 fpga 板卡架构波场重构法三维叠前逆时偏移方法

[发明专利]基于FPGA多芯片板卡全波形反演特定频率波场提取的方法-CN202210220807.0在审
发明人：龙瞻;瞿雷;许康;曹腾杰;张子义 -专利权人： 上海雪湖科技有限公司
申请日： 2022-03-08 - 公布日： 2022-07-05 - 主分类号： G01V1/30 文献下载
摘要：本发明公开了基于FPGA多芯片板卡全波形反演特定频率波场提取的方法，涉及到计算机技术领域，包括：S1、通过CPU加载速度场，观测系统数据，将观测系统数据传入FPGA计算板卡进行计算；S2、FPGA计算板卡中的主芯片按照确认的波场延拓过程，进行波场延拓计算；S3、主芯片上计算的波场值与CPU进行数据交互；S4、按照预先设置的频率因子将波场值分发给计算芯片，然后在若干计算芯片上同时对不同频率成分的波场信息进行提取，并将提取的数据信息传递给主芯片；S5、在完成S1至S4的过程的同时主芯片更新迭代时间，将时间向后推演，直到整个波场延拓完成。本发明将波场数据中特定成分提取步骤放在其它计算芯片上异步完成，提高了数据复用率，减少了数据的传输。
基于 fpga 芯片板卡波形反演特定频率提取方法

[实用新型]一种防掉落的冻存架-CN202121618908.0有效
发明人：杨艳;盛美娜;李姝娜;王显巍;孙绍钧 -专利权人：辽宁省检验检测认证中心;上海交通大学医学院附属新华医院;上海雪湖科技有限公司
申请日： 2021-07-15 - 公布日： 2021-12-28 - 主分类号： A47B81/00 文献下载
摘要：本实用新型公开了一种防掉落的冻存架，涉及样本收纳架技术领域，包括架体和提拉把手，所述架体的内壁四周位置处固定连接有侧挡板和支撑板，所述侧挡板位于支撑板的上方，所述支撑板与侧挡板间隔内卡接有隔板，所述隔板靠前一端滑动连接有标识组件，所述隔板包括有凹型板、滑槽和扣手，本实用新型冻存架安装方式简单且牢固，与焊接的冻存架相比灵活性更高，对于样本的接受范围更广，通过调节可满足不同高度的样本存放需求，同时结构简单且稳定，通用性高，局限性低。
一种掉落冻存架

[发明专利]一种基于FPGA的利用波场重构实现三维叠前逆时偏移方法-CN202111127623.1在审
发明人：杨文珺;陆敏旻 -专利权人： 上海雪湖科技有限公司
申请日： 2021-09-26 - 公布日： 2021-12-17 - 主分类号： G01V1/28 文献下载
摘要：本发明涉及到油气勘探技术领域，尤其涉及到一种基于FPGA的利用波场重构实现三维叠前逆时偏移方法；该方法将采集到的地震数据作为双程波动方程的边界数据输入，从炮点出发求解波动方程得到正传波场，同时在时间上逆时传播得到反传波场(即逆向波场)值，通过对应时刻的正传波场与逆向波场做零延时互相关(采用互相关成像条件)运算得到成像剖面，最终得到成像结果输出成像结果；本发明通过这种方式大大降低了数据存储量的要求，通过用计算换取空间的方式提高了整体系统计算效率，对于3D‑RTM在计算方面的需求得到满足。
一种基于 fpga 利用波场重构实现三维叠前逆时偏移方法

[发明专利]基于FPGA利用checkpoint技术实现叠前三维逆时偏移方法-CN202111127627.X在审
发明人：瞿雷;张晨洋 -专利权人： 上海雪湖科技有限公司
申请日： 2021-09-26 - 公布日： 2021-12-17 - 主分类号： G01V1/28 文献下载
摘要：本发明涉及到油气地震勘探技术领域，尤其涉及到一种基于FPGA利用checkpoint技术实现叠前三维逆时偏移方法，本发明根据不同尺度3D‑RTM计算任务和所选用FPGA芯片资源量，在CPU平台通过软件设计设置checkpoint点参数，使波场数据计算时间和所需数据传输时间达到动态，从而达到消除I/O瓶颈的效果。提高FPGA资源利用率，大大缩短整个计算任务计算时间，从而提高整个异构计算加速的效率。本发明针对不同尺度数据量特点设置最优的FPGA与CPU数据交互方案，使整个计算资源利用率达到最优。同时本发明将动态调节参数在CPU平台端通过软件架构实现，大大增强本发明的扩展性，使得本发明专利对不同尺度3D‑RTM计算任务选用任意FPGA的计算资源利用率提高具有更高的兼容性。
基于 fpga 利用 checkpoint 技术实现三维偏移方法

[发明专利]一种基于FPGA全波形反演的频率成分波场信息提取方法-CN202111127625.0在审
发明人：陈剑飞;许康 -专利权人： 上海雪湖科技有限公司
申请日： 2021-09-26 - 公布日： 2021-12-14 - 主分类号： G01V1/28 文献下载
摘要：本发明涉及到油气勘探技术领域，尤其涉及到一种基于FPGA全波形反演的频率成分波场信息提取方法，本发明利用FPGA的并行计算及硬件加速性能优势，结合全波形反演的特点，在正演得到时间域地震记录后灵活运用特定频率成分因子提取特定频率成分的波场值，将时间域波场转换到频率域为实现频率域的全波形反演提供需要的频率域波场值，本发明采用流水式数据处理方式，将数据准备和传输时间完全淹没在计算中，大大缩短了算法的计算时间。
一种基于 fpga 波形反演频率成分信息提取方法

[发明专利]一种基于FPGA的地震正演计算方法-CN202111127628.4在审
发明人：田志明;高雨豪 -专利权人： 上海雪湖科技有限公司
申请日： 2021-09-26 - 公布日： 2021-12-14 - 主分类号： G01V1/28 文献下载
摘要：本发明涉及到油气勘探技术领域，尤其涉及到一种基于FPGA的地震正演计算方法，本发明将FPGA封装成为一个通用的波场延拓计算的算子库，通过在CPU侧进行数据计算的过程进行设置，将整个过程按照不同的需求进行波场延拓。在进行逆时偏移的过程中，将两个过程用同一个FPGA计算的bit计算，将计算的波场值记录下来，在另一过程需要计算反向过程时，将参数设置为反向延拓的状态计算出反向的波场值，并将波场值记录。本发明利用同一个bit进行地震波场正演正演计算，在整个测试过程中也充分发挥了FPGA的并行计算的优势，同时大大降低了FPGA开发的工作量。
一种基于 fpga 地震计算方法

[发明专利]一种基于关键点的3D目标检测方法-CN202110017625.9在审
发明人：张益新 -专利权人： 上海雪湖科技有限公司
申请日： 2021-01-07 - 公布日： 2021-05-07 - 主分类号： G06K9/00 文献下载
摘要：本发明涉及激光雷达数据处理与目标识别技术领域,涉及一种基于关键点的3D目标检测方法，包括第一阶段：进行模型训练流程,产生模型；第二阶段：使用训练流程产生的模型,进行预测流程,产生3D目标信息,从而完成3D目标检测；本发明基于关键点为LiDAR点云构建了3D检测网络结构,这是一种基于关键点的无锚3D检测方法，首先,我们提出了一个分支,用于回归3D目标的关键点；接着我们提出了一个关键点之间连接关系的辅助训练模块,该模块通过回归同一个3D目标的点与点之间的连接关系实现框的精准定位,同时该模块使3D检测方法无需花费额外成本即可获得更好的性能。
一种基于关键目标检测方法

[发明专利]一种基于非极大值抑制算法的FPGA加速方法-CN202110017657.9在审
发明人：杨晓成 -专利权人： 上海雪湖科技有限公司
申请日： 2021-01-07 - 公布日： 2021-05-04 - 主分类号： G06F9/50 文献下载
摘要：本发明涉及到点云网络技术领域，尤其涉及到一种基于非极大值抑制算法的FPGA加速方法，采用该发明的加速方案，在整个闭环过程中可以实现对任务进行分层处理，由于不同层级之间计算互不干扰，有序执行而且因为FPGA的资源可配置性高，而且采用并行流水计算的方式，相比CPU更为适合来处理这种堵塞的闭环算法，提高了整个NMS算法的输出帧率，在较少资源的使用的同时达到了很高的计算效率。
一种基于极大值抑制算法 fpga 加速方法

1
2
下一页»
尾页
共 25 条