[发明专利]层叠式微电子封装有效
| 申请号： | 200680045248.3 | 申请日： | 2006-11-30 |
| 公开（公告）号： | CN101322246A | 公开（公告）日： | 2008-12-10 |
| 发明（设计）人： | I·穆罕默德;B·哈巴 | 申请（专利权）人： | 德塞拉股份有限公司 |
| 主分类号： | H01L25/10 | 分类号： | H01L25/10 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 陈炜 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种微电子组件包括第一微电子元件和第二微电子元件(12，14)。每一个微电子元件(12，14)具有相对的第一表面(14，22)和第二表面(18，24)以及作为该表面的边界的边缘。第一微电子元件(12)置于在第二微电子元件(14)上，且第一微电子元件(12)的所述第二表面(18)面向第二微电子元件(14)的第一表面(22)。第一微电子元件(12)较佳地延伸超过第二微电子元件(14)的至少一个边缘，且第二微电子元件(14)较佳地延伸超过第一微电子元件(12)的至少一个边缘。 | ||
| 搜索关键词： | 层叠 式微 电子 封装 | ||
【主权项】：
1.一种微电子组件，包括：第一微电子元件和第二微电子元件，每一个所述微电子元件具有相对的第一表面和第二表面以及作为所述表面的边界的边缘，所述第一微电子元件叠加在所述第二微电子元件上，且所述第一微电子元件的所述第二表面面向所述第二微电子元件的所述第一表面，所述第一微电子元件延伸超过所述第二微电子元件的至少一个边缘，且所述第二微电子元件延伸超过与所述第二微电子元件的所述至少一个边缘交叉的所述第一微电子元件的至少一个边缘。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德塞拉股份有限公司，未经德塞拉股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680045248.3/，转载请声明来源钻瓜专利网。
- 上一篇：模式相干的双模半导体激光器结构
- 下一篇：驻极体震动传感器
- 同类专利
- 用于高频通信的利用三维堆叠超薄封装模块设计的微电子器件-201680091254.6
- A·阿列克索夫;G·C·多吉阿米斯;T·卡姆嘎因;S·N·奥斯特 - 英特尔公司
- 2016-12-30 - 2023-10-10 - H01L25/10
- 本发明的实施例包括微电子器件，其包括：第一超薄衬底，由有机电介质材料和导电层形成；第一模制材料，用于将第一射频(RF)组件与第一衬底集成；以及第二超薄衬底，耦合到第一超薄衬底。第二超薄衬底由有机电介质材料和导电层形成。第二模制材料将第二射频(RF)组件与第二衬底集成。
- 显示设备-202180059357.5
- 金大贤;宋根圭;赵诚赞;赵显敏;孔兑辰;孙玉秀;太昌一 - 三星显示有限公司
- 2021-05-04 - 2023-05-16 - H01L25/10
- 提供了一种显示设备。显示设备包括：第一衬底，包括多个子像素；多个滤色器层，设置在第一衬底上；堤层，设置在滤色器层上并且包括设置在多个子像素之间的边界处的第一堤；颜色控制结构，包括多个透光层和多个波长转换层，多个透光层和多个波长转换层在滤色器层中设置在由第一堤围绕的区域中；发光器件层，设置在滤色器层和颜色控制结构之间；反射层，设置在颜色控制结构上；以及第一电极和第二电极，设置在滤色器层上并且其至少一部分设置在相同的平面上，其中，发光器件层包括多个发光元件，多个发光元件的两端设置在第一电极和第二电极上。
- 具有用于改善连接性的重组裸片中介层的集成电路以及相关制造方法-202180052629.9
- 金钟海;A·帕蒂尔 - 高通股份有限公司
- 2021-08-17 - 2023-04-25 - H01L25/10
- 一种具有用于改善连接性的重组裸片中介层的集成电路(IC)，具有安装在外部上表面上的至少一个器件或组件，该外部上表面耦合到封装内的中介层中的裸片。中介层可以具有互连结构，其中第一互连结构具有第一节距的过孔，并且第二互连结构具有大于第一节距的第二节距的过孔。以这种方式，中介层充当一种器件，该器件能够允许具有这些节距的其他器件的导电耦合以支持这些器件与中介层内的其他器件之间的互连。
- 一种组合式二极管模块-202222375247.4
- 王爱明;许罗香;拜余宏;王琳瑛;程双 - 泗洪明芯半导体有限公司
- 2022-09-07 - 2023-01-17 - H01L25/10
- 本实用新型公开了一种组合式二极管模块，涉及二极管技术领域。本实用新型包括导电底板，导电底板的表面分别设置有第一二极管芯片和第二二极管芯片，导电底板的顶部设置有连接板，连接板的底部开设有卡槽，卡槽的内壁设置有抵板，第一二极管芯片和第二二极管芯片均与卡槽位置相对。本实用新型通过设置紧固螺栓可以对连接板进行固定，设置的插杆、凹槽和限位板，可以对绝缘外壳和电极柱进行限位，同时设置圆筒、滑板、抵杆和弧形板的配合使用，可以对电极柱进行再次的限位，避免电极柱出现意外移动的现象，进而可以通过两种方式对电极柱限位，提高对电极柱的固定限位效果，对二极管芯片进行全面的防护。
- 具有改进的热管理的层叠封装组件-202180007155.6
- 庞梦智;阿希什·贾因 - 谷歌有限责任公司
- 2021-08-17 - 2022-08-02 - H01L25/10
- 本发明描述了用于具有改进的热管理的层叠封装(PoP)组件的技术和装置。在一些方面，PoP组件(104)包括包含第一IC管芯(214)的第一IC封装(106)和包含第二IC管芯(216)的第二IC封装(108)。PoP组件(104)能够配置有各种热管理部件(110)，这些部件扩散或消散由PoP组件的第一IC管芯(214)或第二IC管芯(216)生成的热量。这些热管理部件可以包括包封在第一IC封装内的散热器(228)、包封在第一IC封装内的虚拟硅(230)、和/或第一IC封装与第二IC封装之间的多个焊料互连(232)。通过包括这些热管理部件(110)中的一个或多个，所述PoP组件(104)可以改进PoP组件的IC封装的热管理并且使得IC管芯的性能或可靠性能够超过之前的组件设计。
- 电子装置-202080024606.2
- 国枝大佳;林宏树 - 株式会社电装
- 2020-03-11 - 2021-11-09 - H01L25/10
- 本发明涉及电子装置。电子装置具备：上封装(10、30)，具备上芯片(10a、30a)；下封装(12、32)，具备下芯片(12a、32a)；印制电路板(16)，在上部层叠地具备上述上封装以及上述下封装；焊球(20、24)，连接上述上封装与上述下封装之间；以及焊球(22、26)，连接上述下封装与上述印制电路板之间，上述下封装的热膨胀系数设定在上述上封装的热膨胀系数与上述印制电路板的热膨胀系数之间。
- 包括集成电路器件封装之间的焊料连接的层叠封装(PoP)器件-201680023461.8
- L·A·凯瑟;D·F·雷 - 高通股份有限公司
- 2016-04-22 - 2021-10-29 - H01L25/10
- 一些特征涉及层叠封装(PoP)器件，该PoP器件包括：第一封装；耦合至第一集成电路封装的第一焊料互连；以及通过第一焊料互连耦合至第一封装的第二封装。第二封装包括：第一管芯；包括第一焊盘的封装互连，其中第一焊料互连耦合至该封装互连的第一焊盘。第二封装还包括：耦合至第一管芯和该封装互连的重分布部分；至少部分地包封第一管芯和该封装互连的包封层。第一焊盘可包括具有低粗糙度的表面。该包封层可以包封该封装互连，以使得该包封层包封第一焊料互连的至少一部分。
- 光学组件、光模块及其封装方法-201711488592.6
- 骆亮;刘俊 - 苏州旭创科技有限公司
- 2017-12-30 - 2021-10-08 - H01L25/10
- 本申请揭示了一种光学组件、光模块及其封装方法，光学组件封装方法包括以下步骤：提供一第一基板和第二基板，第一基板和第二基板分别具有第一标记和第二标记，第一基板和第二基板上均设有光学器件，第一基板和第二基板中至少一个为透光基板；调整第一基板和第二基板的相对位置以使第一基板和第二基板相贴合，及使透过透光基板观察到的第一标记及第二标记相互对准；待第一基板和第二基板调整到位实现第一基板和第二基板上的光学器件相互耦合之后，将第一基板及第二基板固定在一起。本申请的技术方案通过在第一基板及第二基板分别设置第一标记及第二标记，并结合透光基板的透光性能，实现单个镜头下的两个基板的光学器件实时对准。
- 用于热保护的电路及其操作方法-201710833172.0
- G·L·托里希;D·珀托 - 意法半导体股份有限公司
- 2017-09-15 - 2021-09-21 - H01L25/10
- 一种实施例电路，包括多个发热电路，被暴露于在多个发热电路的操作期间生成的热的热敏电路，以及被设置在热敏电路和多个发热电路之间的位置处的温度传感器，温度传感器被配置为根据在该位置处感测到的温度来生成过温信号。多个发热电路可以以有序序列、基于被分别分配给多个发热电路的去激活权重并且响应于过温信号而被选择性去激活。
- 电子模块及其制造方法-201980033465.8
- 卡斯滕·施密特;安德烈亚斯·迈尔;埃卡特·赫内;克里斯托弗·马克佐克;蒂娜·托马斯;鲁本·卡勒 - 罗杰斯德国有限公司
- 2019-05-14 - 2021-01-01 - H01L25/10
- 一种电子模块(1)，所述电子模块包括：‑封装部(20)，和‑载体基板(10)，所述载体基板至少部分地嵌入到所述封装部(20)中，所述载体基板具有部件侧(25)，所述部件侧具有第一金属化层(15)，并且在所述部件侧上设置有至少一个第一电子部件(30)，其中在所述封装部(20)的外侧(A)上设有用于至少一个第二电子部件(31)的至少一个第二金属化层(35)，尤其用于控制所述第一电子部件(30)，其中所述封装部(20)具有至少一个过孔(5)，用于所述第一电子部件(30)和所述第二电子部件(31)的电连接，尤其是直接的电连接。
- 用于堆叠式封装的无源元件及细间距通孔的并入-201380041363.3
- 拉温德拉·V·社诺伊;赖关余;菲利普·贾森·斯蒂法诺;马里奥·弗朗西斯科·韦莱兹;龙海·金;叶夫根尼·彼得罗维奇·古塞夫 - 追踪有限公司
- 2013-07-30 - 2020-11-17 - H01L25/10
- 本发明提供用于可在紧凑的三维封装中使用的玻璃通孔棒的系统、方法及设备，包含堆叠式封装PoP。所述玻璃通孔棒可在所述PoP中提供高密度电互连件。在一些实施方案中，所述玻璃通孔棒可包含集成无源组件。还提供使用玻璃通孔棒的封装方法。
- 高功率应用中的三维整体模塑功率电子模块及其方法-201680000109.2
- 高子阳;吕雅 - 香港应用科技研究院有限公司
- 2016-03-31 - 2020-09-01 - H01L25/10
- 本发明提供的功率电子封装包括：第一基板、与第一基板反向安置的第二基板、一个或多个安置在基板之间的芯片、和至少三个垫块。垫块控制着功率电子封装的高度变化，并保护芯片和其它电子组件免遭过度压力。垫块高度是根据芯片高度、连接芯片到顶基板的焊块高度、和连接芯片到底基板的焊块高度而确定的。
- 半导体器件-201510633696.6
- 佐藤幸弘;舩津胜彦;金泽孝光;小井土雅宽;田谷博美 - 瑞萨电子株式会社
- 2015-09-29 - 2020-03-27 - H01L25/10
- 本发明提供一种半导体器件，抑制半导体器件的可靠性降低。半导体器件具有形成于陶瓷衬底(CS1)上的多个金属图案(MP)以及搭载于多个金属图案(MP)的多个半导体芯片。另外，多个金属图案(MP)具有相互相对的金属图案(MPH)和金属图案(MPU)。另外，设置于金属图案(MPH)与金属图案(MPU)之间且从多个金属图案(MP)暴露的区域(EX1)沿着金属图案(MPH)的延伸方向以锯齿状延伸。
- 封装堆叠结构及其制造方法-201710130725.6
- 陈裕纬;徐宏欣;王启安 - 力成科技股份有限公司
- 2017-03-07 - 2019-10-11 - H01L25/10
- 本发明提供一种包括第一封装结构及第二封装结构的封装堆叠结构。第一封装结构包括第一载板、第一芯片、第一绝缘密封体、导电结构、晶种层以及线路层。载板接垫、第一芯片、第一绝缘密封体以及导电结构位于第一载板的第一表面上。第一绝缘密封体包括第一开孔以及沟渠。第一绝缘密封体包括封装胶以及分散于封装胶中的填充物以及金属盐类。晶种层包括金属盐类还原的金属，且配置于第一开孔以及沟渠的表面。线路层配置于晶种层上。第二封装结构与线路层电性连接。此外，本发明还提供一种封装堆叠结构的制造方法。
- 功率模块-201610347970.8
- 王涛;鲁凯;赵振清;洪守玉;程伟 - 台达电子工业股份有限公司
- 2016-05-23 - 2019-09-27 - H01L25/10
- 本发明关于一种功率模块，其包括基板及积木式壳体，其中基板包括至少一电子元件，积木式壳体设置于基板上且包围电子元件。积木式壳体包括多个挡墙，可拆卸地相组接，且每一挡墙具有二接合元件，分别设置于挡墙的两侧边，其中任一挡墙的两个接合元件分别与相邻的挡墙的对应接合元件相组接。积木式壳体的挡墙的数量与组合方式可依据基板的尺寸而改变，由此可降低功率模块的生产成本及提高功率密度。
- 低剖面加强层叠封装半导体器件-201580068185.2
- H·B·蔚;D·W·金;K-P·黄;Y·K·宋 - 高通股份有限公司
- 2015-12-15 - 2019-06-28 - H01L25/10
- 本公开提供了半导体封装以及用于制造PoP半导体封装的方法。该PoP半导体封装可包括第一半导体封装和第二半导体封装，该第一半导体封装包括阳极化金属盖结构，该结构包括(i)具有中央空腔开口方向的中央空腔以及(ii)具有面向与该中央空腔开口方向相反的方向的周界空腔开口方向的至少一个周界空腔；布置在该阳极化金属盖结构的中央空腔中的第一半导体器件；电耦合到该第一半导体器件的重分布层，其中在该重分布层中形成的导电迹线向该至少一个周界空腔曝露；以及布置在该至少一个周界空腔中的焊料材料，该第二半导体封装包括至少一个导电桩，其中该至少一个导电桩被电耦合到布置在该至少一个周界空腔中的焊料材料。
- 多芯片结构-201610654900.7
- 骆彦彬;鄞豪辉;游志青;苏耀群 - 联发科技股份有限公司
- 2016-08-11 - 2019-03-08 - H01L25/10
- 本发明实施例公开多芯片结构。其中一种多芯片结构可包括：交换机系统芯片；设置在所述交换机系统芯片周围的多个串并转换器芯片；以及多个芯片间接口，其中，所述多个芯片间接口用于将所述多个串并转换器芯片分别与所述交换机系统芯片相连接。实施本发明实施例，输入输出芯片可独立进行设计以最优化它们的性能，并且这些输入输出芯片可通过最合适的半导体工艺制造。
- 具有减少的高度的封装堆叠结构-201480014480.5
- C-K·金;O·J·比奇厄;M·P·沙哈;M·B·许;D·F·蕾 - 高通股份有限公司
- 2014-03-11 - 2019-03-08 - H01L25/10
- 为了实现具有有利地减少了高度的封装堆叠，第一封装基底(200，700)具有大小设置成容纳第二封装管芯(305，715)的窗口(215，715)。第一封装基底(200，700)通过多个封装堆叠互连(400)与第二封装基底(110)互连，使得第一和第二基底由一间隙隔开。第二封装管芯的厚度大于所述间隙，使得第二封装管芯至少部分地置于第一封装基底的窗口内。
- 一种高密度射频多芯片封装结构-201610653380.8
- 欧清海;高强;李良;张忠瑞;程大伟;王峥;赵东艳;曾令康;刘柱;廖逍 - 国网辽宁省电力有限公司电力科学研究院;北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网公司
- 2016-08-11 - 2019-01-25 - H01L25/10
- 本发明涉及一种高密度射频多芯片封装结构，包括：基片(1)、基片(2)、基片(3)、壳体(4)、芯片(5)、芯片(6)、芯片(7)、芯片(8)，壳体(4)组装在基片(1)上并与基片(1)围成空间，基片(2)、基片(3)、芯片(5)、芯片(6)、芯片(7)、芯片(8)均设置于空间内；芯片(6)组装在基片(1)上；芯片(8)组装在基片(2)上，并通过基片(2)与基片(1)连接；芯片(5)组装在壳体(4)上；芯片(7)组装在基片(3)上，并通过基片(3)与壳体(4)连接，能够将若干有源芯片和若干无源器件进行三维混合高密度集成。
- 一种光器件封装装置及封装方法-201610850993.0
- 白航;陈龙;江毅;全本庆;关卫林 - 武汉光迅科技股份有限公司
- 2016-09-26 - 2019-01-04 - H01L25/10
- 本发明涉及光通信技术领域，尤其涉及一种光器件封装装置及封装方法技术。包括用于封装光器件（101）的封装壳（103），以及设置在封装壳（103）上部能与封装壳（103）组成一个具有空腔本体的封装盖（104）；封装壳（103）内部的底面设有减震垫（102）；所述减震垫（102）上通过卡扣的方式安装光器件（101）并且紧密接触。本发明具有以下优点：1、本发明封装装置设置有减震垫，可以缓冲或吸收外来振动和应力干扰，从而提高了光器件的抗干扰能力和工作的稳定性；2、本发明装置封装时采用氮气气氛，光器件在氮气气氛工作可以提高光器件的寿命及可靠性。
- 具有穿通模具过孔的多封装集成电路组件-201810147171.5
- H·IL·金 - 英特尔公司
- 2018-02-12 - 2018-10-09 - H01L25/10
- 一种多封装集成电路组件可以包括具有第一封装基底的第一电子封装，所述第一封装基底包括第一管芯侧和第一接口侧。第一管芯可以电耦合至第一管芯侧。第二电子封装可以包括具有第二管芯侧和第二接口侧的第二封装基底。第二管芯可以电耦合至第二管芯侧。金属镀敷孔可以被从第一封装基底的接口侧电耦合至第二封装基底的接口侧。公共基底可以附接至第一电子封装。例如，所述公共基底可以位于第一电子封装的与所述第一封装基底相对的面上。所述公共基底通过所述第一封装基底电耦合至所述第一管芯和所述第二管芯。
- 层叠封装体的制造系统及制造方法-201310525100.1
- 伊藤克彦;池田政典;冈本健二;中村光男 - 松下知识产权经营株式会社
- 2013-10-30 - 2018-08-31 - H01L25/10
- 本发明涉及层叠封装体的制造系统及制造方法，提供一种能够提高层叠封装体的制造中的生产率的层叠封装体的制造系统及制造方法。通过光学识别保持有多个底部封装体（4）的搬运器（5），检测出搬运器（5）上形成的代表标志的位置及搬运器（5）中的各底部封装体（4）的个别位置而反馈到部件安装装置（M2），在部件安装装置（M2）中，根据通过识别照相机（8）、标志位置检测部（9）仅位置识别了代表标志的识别结果、和所转发的位置数据（7a），将顶部封装体（14）安装到各底部封装体（4），这样一来，在顶部封装体（14）的安装步骤中，无需个别进行底部封装体（4）的位置识别，能够缩短部件层叠所需的作业节拍时间，从而提高层叠封装体的制造中的生产率。
- 电路和半导体器件-201721185921.5
- G·L·托里希;D·珀托 - 意法半导体股份有限公司
- 2017-09-15 - 2018-08-24 - H01L25/10
- 本公开涉及一种电路和半导体器件。该电路包括多个发热电路，被暴露于在多个发热电路的操作期间生成的热的热敏电路，以及被设置在热敏电路和多个发热电路之间的位置处的温度传感器，温度传感器被配置为根据在该位置处感测到的温度来生成过温信号。多个发热电路可以以有序序列、基于被分别分配给多个发热电路的去激活权重并且响应于过温信号而被选择性去激活。
- 一种具有防尘效果的封装结构-201721616973.3
- 张万功;尹梓伟 - 东莞中之光电股份有限公司
- 2017-11-28 - 2018-08-10 - H01L25/10
- 本实用新型公开了一种具有防尘效果的封装结构，包括防护罩、封装芯片和基座，所述基座上方设有防护罩和封装芯片，且封装芯片位于防护罩内部，所述封装芯片与基座固定连接，所述防护罩表面设有硅胶防水圈和防尘条，且防尘条位于硅胶防水圈下方，所述防护罩两侧均设有散热孔，所述封装芯片下方设有散热铝板，所述散热铝板与封装芯片之间设有导热硅胶，所述基座两侧对称设有防撞块，且防撞块与基座之间设有缓冲层，所述基座下方设有陶瓷硅胶层。本实用新型设计新颖，结构简单，便于操作，生产成本低，适用性广泛，提高了被封装电子元件的防尘、防水和防静电的性能，加速散热，有利于提高电子元件的使用效果，且延长了使用寿命。
- 一种半导体叠层封装结构-201410811443.9
- 石磊 - 通富微电子股份有限公司
- 2014-12-23 - 2018-02-27 - H01L25/10
- 本发明提供了一种半导体叠层封装结构,包括至少两层芯片，其特征在于除最上层芯片外，各芯片上具有凸点2，芯片呈堆叠排列，上层芯片不覆盖下层芯片上的凸点2；除最上层芯片外，各层芯片的上方的空白区域涂覆有树脂材料6；所述树脂材料6不完全覆盖芯片上的凸点；树脂材料上有导电材料。该新的封装结构及工艺不仅降低的芯片堆叠封装的高度，特别是顶层芯片封装的高度，有利于节约后续产品的空间，同时，本封装方法工艺成熟，节省了封装的耗材，操作简便。另一方面，封装后凸点之间的导电面积增大，电性能更加稳定优异，延长了封装产品的使用寿命。
- 半导体装置-201280075360.7
- 津田亮;森下和博 - 三菱电机株式会社
- 2012-08-24 - 2018-02-13 - H01L25/10
- 各半导体模块(1a、1b)具有半导体芯片(2、3)、包围半导体芯片(2、3)的壳体(4)、以及与半导体芯片(2、3)连接并被引出至壳体(4)的上表面的主电极(5、6)。连接电极(7)与相邻的半导体模块(1a、1b)的主电极(5、6)连接以及固定。连接电极(7)仅由金属板构成。如果变更由该连接电极(7)实现的接线，则能够容易地变更额定电流·额定电压·电路结构等，因此，能够缩短设计时间，使制造管理变得容易。而且，只要仅替换故障的半导体模块(1a、1b)即可，无需替换装置整体。其结果，能够削减成本。另外，由于连接电极(7)由导电板构成，因此，与现有的配线母线相比能够削减部件个数，能够将装置小型化。
- 一种高密度集成电路封装结构-201720429336.9
- 周学志;谢清冬 - 信丰明新电子科技有限公司
- 2017-04-21 - 2017-11-17 - H01L25/10
- 本实用新型公开了一种高密度集成电路封装结构，包括基座、集成芯片、第一压紧装置、隔板、备用芯片、第二压紧装置、封盖、整线器、接线柱、闭合开关、散热孔、引脚，所述基座上方设有集成芯片，所述集成芯片上方安装有第一压紧装置，所述第一压紧装置包括压板和伸缩弹簧，所述压板通过伸缩弹簧与隔板连接，与现有技术相比，本实用新型的有益效果是该新型一种高密度集成电路封装结构，设计科学合理，结构简单，本高密度集成电路封装结构封装有备用集合芯片，当现有的集合芯片损毁时，不用直接丢弃封装结构，可使用备用芯片，保证工作的正常运转，且本封装结构具有大量的高密度的引脚，方便电路的使用。
- 具有线键合通孔的堆叠封装组件-201280062529.5
- 埃利斯·周;雷纳多·科;罗莎娜·阿拉托雷;菲利普·丹贝格;王纬舜;杨世英;赵志军 - 英闻萨斯有限公司
- 2012-10-16 - 2017-10-10 - H01L25/10
- 一种微电子封装(10)可以包括具有键合至衬底(12)上的各个导电元件(28)的基(34)和相对于基(34)的端部(36)的线键合(32)。介质封装层(42)从衬底(12)延伸且覆盖线键合(32)的部分，以使线键合(32)的被覆盖部分通过封装层(42)相互分离，其中线键合(32)的未封装部分(39)由线键合(32)的未被封装层(42)覆盖的部分限定。未封装部分(39)设置成具有最小间距的图案，该最小间距大于相邻的线键合(32)的基(34)之间的第一最小间距。
- 多芯片器件-201410408963.5
- K·侯赛因;J·马勒;I·尼基廷 - 英飞凌科技奥地利有限公司
- 2014-07-11 - 2017-07-18 - H01L25/10
- 一种多芯片器件，包括布置在第一载体上的第一半导体芯片和布置在第二载体上的第二半导体芯片。所述多芯片器件进一步包括将所述第一半导体芯片与所述第二半导体芯片电耦合的导电元件。所述导电元件包括第一暴露接触区域。
- 具有到封装表面的线键合的封装堆叠组件-201280021639.7
- 佐藤弘明;康泽圭;贝尔加桑·哈巴;菲利普·R·奥斯本;王纬舜;埃利斯·周;伊利亚斯·穆罕默德;增田纪仁;佐久间和夫;桥本清彰;黑泽太郎;菊池智行 - 泰塞拉公司
- 2012-03-12 - 2017-06-06 - H01L25/10
- 一种微电子组件(210)，包括具有第一表面(214)和远离第一表面(214)的第二表面(216)的衬底(212)。微电子元件(222)覆盖第一表面(214)，第一导电元件(228)暴露在第一表面(214)和第二表面(222)的一个处。第一导电元件(228)的一些与微电子元件(222)电连接。线键合(232)具有与导电元件(228)接合的基区(234)以及远离衬底(212)和基区(234)的端表面(238)，每个线键合(232)限定在基区(234)和端表面(238)之间延伸的边缘表面(237)。封装层(242)从第一表面(214)延伸并填充线键合(232)之间的空间，以便通过封装层(242)分离线键合(232)。通过未被封装层(242)覆盖的线键合的端表面(238)的至少部分限定线键合(232)的未封装部分。
- 专利分类
