“徐政业”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]一种半导体结构及其制作方法和半导体存储器-CN202010506798.2有效
发明人：邹兵;徐政业 -专利权人：长鑫存储技术有限公司
申请日： 2020-06-05 - 公布日： 2023-09-19 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种半导体结构及其制作方法和半导体存储器。该半导体结构的制作方法包括：提供衬底并对所述衬底进行离子注入，形成有源区；在所述衬底表面形成栅极沟槽；测量所述栅极沟槽的深度；如果所述栅极沟槽的深度满足预设条件时，则根据所述栅极沟槽的深度对所述衬底进行离子注入补偿，在所述栅极沟槽一侧的所述有源区内形成离子补偿区域。该半导体结构的制作方法能够避免由栅极沟槽的深度变异造成的半导体结构性能劣化，改善半导体存储器的性能。
一种半导体结构及其制作方法存储器

[发明专利]半导体结构及其形成方法-CN202010279732.4有效
发明人：张军超;徐政业 -专利权人：长鑫存储技术有限公司
申请日： 2020-04-10 - 公布日： 2022-12-02 - 主分类号： H01L21/8242 文献下载
摘要：该发明涉及半导体技术领域，公开了一种半导体结构及其形成方法。该方法包括：提供半导体衬底，所述半导体衬底表面具有多个沿着第一方向排列的有源区及浅沟槽隔离区；沿着垂直于所述第一方向，刻蚀所述有源区及所述浅沟槽隔离区以形成第一凹孔、第二凹孔；在所述第一凹孔、所述第二凹孔的表面覆盖黏附层、金属层；沿着垂直于所述第一方向，二次刻蚀所述金属层、所述黏附层以形成的接触孔，定义所述接触孔内黏附层的深度为H2。本发明通过二次刻蚀使得使得与有源区相邻的埋入式字线之间的栅极端有效距离变远，来减弱相邻的埋入式字线之间的附加电场，从而改善栅极感应漏极漏电效应，进一步提高其刷新效能。
半导体结构及其形成方法

[发明专利]半导体结构的制备方法及半导体结构-CN202210247280.0在审
发明人： 徐政业;朱梦娜 -专利权人：长鑫存储技术有限公司
申请日： 2022-03-14 - 公布日： 2022-06-21 - 主分类号： H01L21/8234 文献下载
摘要：本公开提供一种半导体结构的制备方法及半导体结构。所述半导体结构的制备方法包括：提供一衬底，所述衬底包括第一区域、第二区域和隔离结构，所述隔离结构位于所述第一区域和第二区域之间；所述隔离结构的部分表面形成第一凸起；在所述第一区域上形成第一栅介质层，去除所述第一凸起，在所述第二区域上形成第二栅介质层；在所述第一栅介质层形成第一栅极；在所述第二栅介质层形成第二栅极。所述半导体结构包括：衬底，包括第一区域、第二区域和隔离结构；第一栅介质层和第二栅介质层，分别位于所述第一区域和第二区域上方；第一栅极和第二栅极，分别位于所述第一栅介质层和第二栅介质层表面。本公开改善了隔离结构的过度刻蚀现象及引发晶体管待机漏电的技术问题。
半导体结构制备方法

[发明专利]厚度分布均匀的膜层形成方法及半导体结构-CN202010160467.8在审
发明人：陈涛;徐政业;谢文浩 -专利权人：长鑫存储技术有限公司
申请日： 2020-03-10 - 公布日： 2021-09-10 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及半导体制造技术领域，尤其涉及一种厚度分布均匀的膜层形成方法及半导体结构。所述厚度分布均匀的膜层形成方法包括如下步骤：提供一衬底，所述衬底中具有用于形成膜层的不平坦表面；采用原位水汽生长工艺于第一温度下形成第一子层于所述不平坦表面；采用原位水汽生长工艺于第二温度下形成第二子层于所述第一子层表面，所述膜层至少包括所述第一子层和所述第二子层，所述第二温度高于所述第一温度。本发明于不平坦表面生成的膜层整体厚度分布均匀，改善了膜层的击穿和漏电现象，提高了半导体结构的电学性能。
厚度分布均匀形成方法半导体结构

[发明专利]半导体器件及其制作方法-CN202010092525.8在审
发明人：雒曲;徐政业 -专利权人：长鑫存储技术有限公司
申请日： 2020-02-14 - 公布日： 2021-08-17 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及一种半导体器件及其制作方法。该方法包括：提供半导体基板；形成第一字线沟槽结构；在第一字线沟槽结构底部形成第一牺牲层；利用外延生长法填满位于有源区内的第一字线沟槽结构；形成第一绝缘层，其覆盖半导体基板的顶部和第一字线沟槽结构，并将第一字线沟槽结构封口；在有源区内形成第二字线沟槽结构和鳍型结构，第二字线沟槽结构的深度小于第一字线沟槽结构的深度，且第二字线沟槽结构在竖直方向上的投影与第一牺牲层在竖直方向上的投影完全重叠；去除第一牺牲层以形成字线隧道与所述第一字线沟槽结构连通；对第一字线沟槽结构、第二字线沟槽结构和字线隧道进行填充，以形成埋入式字线结构，埋入式字线结构环绕鳍型结构。
半导体器件及其制作方法

[实用新型]半导体器件-CN202020169605.4有效
发明人：雒曲;徐政业 -专利权人：长鑫存储技术有限公司
申请日： 2020-02-14 - 公布日： 2020-10-27 - 主分类号： H01L27/108 文献下载
摘要：本实用新型涉及一种半导体器件。该导体器件包括半导体基板、埋入式字线结构和鳍型结构。其中半导体基板具有浅沟槽隔离结构和平行设置的多个有源区；埋入式字线结构位于所述半导体基板内，沿第一方向延伸，跨过多个所述浅沟槽隔离结构和所述有源区；鳍型结构位于所述有源区与所述埋入式字线结构相交的区域中，且所述埋入式字线结构环绕包覆所述鳍型结构。
半导体器件

[发明专利]晶体管及其形成方法、半导体器件-CN201811142032.X在审
发明人： 徐政业;施志成 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-28 - 公布日： 2020-04-07 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种晶体管及其形成方法、半导体器件。由于在晶体管的导电区中未设置有栅极介质层，从而使导电层中位于导电区中的部分不构成栅极结构，进而可以改善导电区的衬底中出现漏电流的现象，可有效提高晶体管的性能。
晶体管及其形成方法半导体器件

[发明专利]柱状电容器阵列结构及制备方法-CN201810471945.X在审
发明人： 徐政业 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-17 - 公布日： 2019-11-26 - 主分类号： H01L27/24 文献下载
摘要：本发明提供一种柱状电容器阵列结构及其制备方法，制备方法包括：提供半导体衬底，包括若干个接触焊盘；形成牺牲层，包括交替叠置的第一材料层及第二材料层；刻蚀牺牲层，以形成电容孔，电容孔具有波纹状或锯齿状侧壁；形成填孔下电极，上表面分离的显露在牺牲层中；沉积平面式支架支撑层，打开平面式支架支撑层，并去除牺牲层；形成电容介质层及上电极层；形成上电极填充体。本发明可以将电容尺寸进一步缩小，相邻电容之间具有较大剩余空间，形成侧壁呈波纹状或锯齿状的柱状下电极，可以增加电容的表面积，提高电容能力，适应尺寸微缩，形成平面式支架支撑层，可以制备需要厚度的支撑层，具有高宽比优势，提高支撑强度，简化制备工艺及器件结构。
电容支撑层平面式支架牺牲层制备波纹状锯齿状下电极侧壁简化制备工艺第二材料层电容介质层刻蚀牺牲层柱状电容器第一材料交替叠置接触焊盘器件结构剩余空间相邻电容阵列结构电极层高宽比上表面填充体电极衬底填孔微缩柱状沉积去除半导体显露支撑

[发明专利]柱状电容器阵列结构及制备方法-CN201810471970.8在审
发明人： 徐政业 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-17 - 公布日： 2019-11-26 - 主分类号： H01L27/24 文献下载
摘要：本发明提供一种柱状电容器阵列结构及其制备方法，制备方法包括：提供半导体衬底，包括若干个接触焊盘；形成牺牲层，包括交替叠置的第一材料层及第二材料层；刻蚀牺牲层，以形成电容孔，电容孔具有波纹状或锯齿状侧壁；形成填孔下电极；沉积支架支撑层，以自对准刻蚀的方式打开支架支撑层；形成电容介质层及上电极层；形成上电极填充体。本发明可以将电容尺寸进一步缩小，相邻电容之间具有较大剩余空间，形成侧壁呈波纹状或锯齿状的柱状下电极，可以增加电容的表面积，提高电容能力，适应尺寸微缩，采用自对准的刻蚀工艺形成了折线型支架支撑层，增加支撑层与电容器结构的接触面积，提高了支撑强度，并简化了制备工艺，提高了器件制备的精确度。
电容支架支撑波纹状锯齿状下电极自对准侧壁制备第二材料层电容介质层电容器结构刻蚀牺牲层柱状电容器第一材料交替叠置接触焊盘刻蚀工艺器件制备剩余空间相邻电容阵列结构制备工艺电极层填充体牺牲层折线型支撑层电极衬底刻蚀填孔微缩柱状沉积半导体支撑

[实用新型]晶体管及半导体器件-CN201821594003.2有效
发明人： 徐政业;施志成 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-28 - 公布日： 2019-06-28 - 主分类号： H01L29/06 文献下载
摘要：本实用新型提供了一种晶体管及其形成方法、半导体器件。由于在晶体管的导电区中未设置有栅极介质层，从而使导电层中位于导电区中的部分不构成栅极结构，进而可以改善导电区的衬底中出现漏电流的现象，可有效提高晶体管的性能。
晶体管导电区半导体器件本实用新型栅极介质层导电层中栅极结构漏电流衬底

[实用新型]柱状电容器阵列结构-CN201820732886.2有效
发明人： 徐政业 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-17 - 公布日： 2019-04-16 - 主分类号： H01L27/24 文献下载
摘要：本实用新型提供一种柱状电容器阵列结构，包括：半导体衬底，包括若干个接触焊盘；填孔下电极，结合于接触焊盘上，填孔下电极的侧壁呈波纹状或锯齿状；平面式支架支撑层，覆盖各填孔下电极的上表面；电容介质层，形成于填孔下电极的侧壁及填孔下电极周围的半导体衬底上；上电极层，形成于电容介质层表面；上电极填充体，填充于相邻上电极层之间的间隙并与上电极层电连接。本实用新型可以将电容尺寸进一步缩小，相邻电容之间具有较大剩余空间，形成侧壁呈波纹状或锯齿状的柱状下电极，可以增加电容的表面积，提高电容能力，适应尺寸微缩，形成平面式支架支撑层，可以制备需要厚度的支撑层，具有高宽比优势，提高支撑强度，简化制备工艺及器件结构。
下电极填孔电容支撑层侧壁本实用新型电容介质层平面式支架柱状电容器接触焊盘阵列结构波纹状电极层锯齿状衬底半导体简化制备工艺电极层电器件结构剩余空间相邻电容高宽比上表面填充体电极微缩柱状填充制备覆盖支撑

[实用新型]柱状电容器阵列结构-CN201820743406.2有效
发明人： 徐政业 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-17 - 公布日： 2018-11-23 - 主分类号： H01L27/24 文献下载
摘要：本实用新型提供一种柱状电容器阵列结构，包括：半导体衬底，包括若干个接触焊盘；填孔下电极，结合于接触焊盘上，具有电极柱体及高出部，电极柱体侧壁呈波纹状或锯齿状；电容介质层，形成于填孔下电极的侧壁以及周围的半导体衬底上；上电极层，形成于电容介质层表面；上电极填充体，填充于相邻上电极层之间的间隙并与上电极层电连接。本实用新型可以将电容尺寸进一步缩小，相邻电容之间具有较大剩余空间，形成侧壁呈波纹状或锯齿状的柱状下电极，可以增加电容的表面积，提高电容能力，适应尺寸微缩，采用自对准的刻蚀工艺形成了折线型支架支撑层，增加支撑层与电容器结构的接触面积，提高了支撑强度，并简化了制备工艺，提高了器件制备的精确度。
电容下电极本实用新型电容介质层柱状电容器接触焊盘阵列结构波纹状电极层电极柱锯齿状侧壁衬底填孔半导体电容器结构电极层电刻蚀工艺器件制备剩余空间相邻电容支架支撑制备工艺电极填充体折线型支撑层自对准体侧微缩柱状填充支撑

[发明专利]具有非典型图案的光刻胶及其蚀刻基材与形成洞的方法-CN201510095706.5有效
发明人：黄信斌;徐政业;郑志浩 -专利权人：华亚科技股份有限公司
申请日： 2015-03-04 - 公布日： 2016-10-05 - 主分类号： G03F7/16 文献下载
摘要：本发明公开了一种具有非典型图案的光刻胶以及其蚀刻基材的方法，所述光刻胶包含第一图案与第二图案。第一图案与第二图案的重叠部分为集合区域，而界定一种非典型图案。非典型图案中的任何一边都不是直线。
具有非典型图案光刻及其蚀刻基材形成方法

1
共 13 条