“尚德龙”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果207个，建议您升级VIP下载更多相关专利

[发明专利]一种基于混合精度量化神经网络的语音唤醒方法及系统-CN202211672509.1在审
发明人：王啸;李郡;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-12-26 - 公布日： 2023-04-25 - 主分类号： G10L15/22 文献下载
摘要：本发明公开了一种基于混合精度量化神经网络的语音唤醒方法及系统，所述方法包括：利用语音唤醒设备的麦克风采集待处理语音信号；对所述待处理语音信号进行特征提取，得到对数梅尔频谱特征；将所述对数梅尔频谱特征输入混合精度量化神经网络，确定所述对数梅尔频谱特征对应的分类结果；其中，所述混合精度量化指，针对网络中每一层对参数计算精度的要求，对每一层的参数和运算采用不同的量化位数进行参数量化及运算简化；若所述对数梅尔频谱特征对应的分类结果为唤醒词且已超过设定时限，唤醒所述语音唤醒设备。
一种基于混合精度量化神经网络语音唤醒方法系统

[发明专利]一种用于单比特存内计算的10T计算单元及系统-CN202211630367.2在审
发明人：乔树山;黄茂森;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-12-19 - 公布日： 2023-04-25 - 主分类号： G11C11/416 文献下载
摘要：本发明涉及一种用于单比特存内计算的10T计算单元及系统。所述10T计算单元包括：包括：存储电路和计算电路；所述存储电路与所述计算电路连接；所述计算电路基于所述存储电路中存储的权重进行单比特权重运算。本发明采用计算电路基于存储电路中存储的权重进行单比特权重运算，能够避免出现写干扰问题的同时，加快计算的速度。
一种用于比特计算 10 单元系统

[发明专利]一种可配置的补码运算装置及计算设备-CN202211712587.X有效
发明人： 尚德龙;代悦;乔树山;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-12-30 - 公布日： 2023-04-25 - 主分类号： G06F7/50 文献下载
摘要：本发明公开了一种可配置的补码运算装置及计算设备，针对传统的求补电路装置的缺陷，仅采用n个异或门、n个与或门和一个二选一多路选择器进行组合，电路结构简单、功耗较低，且补码转换的运算速度明显高于传统求补电路装置的运算速度。
一种配置补码运算装置计算设备

[发明专利]一种基于6T-SRAM的XNOR运算单元及其方法-CN202211679744.1在审
发明人：周玉梅;黎涛;乔树山;尚德龙 -专利权人：中科南京智能技术研究院
申请日： 2022-12-27 - 公布日： 2023-04-18 - 主分类号： G06F7/57 文献下载
摘要：本发明公开一种基于6T‑SRAM的XNOR运算单元及其方法，传输门TG0的输入端连接位线BL，传输门TG3的输入端与位线非BLB相连，传输门TG0的高电平使能端和传输门TG3的高电平使能端均连接读字线RWL，传输门TG0的低电平使能端和传输门TG3的低电平使能端均连接读字线非RWLB。传输门TG0的输出端与传输门TG1相连，传输门TG3的输出端与传输门TG2的输入端相连；传输门TG1的高电平使能端连接权重存储节点Q，传输门TG1的低电平使能端连接权重非存储节点QB，传输门TG2的高电平使能端连接至权重非存储节点QB，传输门TG2的低电平使能端连接至权重存储节点Q,传输门TG1的输出端和TG2的输出端短接于读位线RBL。本发明减小输入信号驱动电路的面积和能耗，在电路布局布线中能有效节省电路面积。
一种基于 sram xnor 运算单元及其方法

[发明专利]一种基于查找表结构的全数字存内计算装置-CN202211513448.4在审
发明人：乔树山;曹景楠;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-11-29 - 公布日： 2023-04-14 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种基于查找表结构的全数字存内计算装置，包括：第一SRAM单元和第二SRAM单元，查找表结构；查找表结构分别连接第一SRAM单元和第二SRAM单元；第一SRAM单元的输入输出均为神经网络的第一权重；第二SRAM单元的输入输出均为神经网络的第二权重；查找表结构直接将第一SRAM单元和第二SRAM单元的输出作为输入，以及接入第一输入激励和第二输入激励；查找表结构的输出包含：进位输出，和位输出；在输入第一输入激励和第二输入激励前，查找表结构分别从第一SRAM单元和第二SRAM单元接收权重进行事先预算；在输入第一输入激励和第二输入激励时，查找表结构结合预算得到的数据进行选择输出。
一种基于查找结构数字计算装置

[发明专利]一种基于RRAM的后置加权多比特输入存算电路及方法-CN202211639988.7在审
发明人：周玉梅;黎涛;乔树山;尚德龙 -专利权人：中科南京智能技术研究院
申请日： 2022-12-20 - 公布日： 2023-04-11 - 主分类号： G11C13/00 文献下载
摘要：本发明公开了一种基于RRAM的后置加权多比特输入存算电路及方法，包括多个并行的存算回路，每个存算回路包括第一钳位电路、第一电流镜、第二钳位电路、第二电流镜、采样电容和多比特输入加权电容阵列，其中，第一钳位电路连接第一电流镜的一端，第二钳位电路连接第二电流镜的一端，采样电容的下极板接地，采样电容的上极板分别连接第一电流镜的另一端、第二电流镜的另一端和多比特输入加权电容阵列。本发明能够通过电流镜技术和电容阵列实现了输入数据和权重数据的多比特加权操作，尤其可以通过成比例的电容值完成输入数据的后置加权，节省了数据输入消耗的时间，能够提高存算系统的数据吞吐量和运算效率。
一种基于 rram 后置加权比特输入电路方法

[发明专利]一种精度可控近似乘法器设计方法及存储介质-CN202211575755.5在审
发明人： 尚德龙;李阳;乔树山;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-12-09 - 公布日： 2023-04-07 - 主分类号： G06F7/523 文献下载
摘要：本发明公开一种精度可控近似乘法器设计方法及存储介质，对输入信号进行计算，获得部分积；对部分积进行压缩；对压缩后的部分积进行求和，获得乘积结果。本发明近似乘法器首先在处理booth算法产生的负部分积时提出了新的思路，在不增加额外部分积的同时采用1个或门两个与门来部分弥补了近似取补操作的误差。基于混合radix booth算法的近似乘法器和精度可控制全加器电路相结合，根据不同的输入控制信号实现不同的运算精度，从而实现参数化控制精度和硬件开销。
一种精度可控近似乘法器设计方法存储介质

[发明专利]图像识别方法、装置、存储介质及电子设备-CN202211555432.X在审
发明人：李威君;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-12-06 - 公布日： 2023-04-04 - 主分类号： G06V10/82 文献下载
摘要：本申请的实施例提供了一种图像识别方法，所述方法包括：构建神经网络模型，并通过预先采集的样本图像数据对所述神经网络模型进行训练，得到图像识别模型，所述神经网络模型由依次串行的输入层，多个图像特征捕捉模块，全连接层，以及输出层组成，其中，所述图像特征捕捉模块由依次串行的第一通道整合模块，第一卷积模块，特征图拼接模块，第二通道整合模块，空间注意力模块，第一激活层，第二卷积模块，以及第二激活层组成；获取待识别图像，将所述待识别图像输入所述图像识别模型；输出由所述图像识别模型识别出的所述待识别图像的分类结果。本申请实施例的技术方案能提高基于神经网络模型进行图像识别的适用性。
图像识别方法装置存储介质电子设备

[发明专利]一种预测大规模城市道路车流量方法及存储介质-CN202211576098.6在审
发明人： 尚德龙;董吉;李盼;刘小壮;吴军芳;乔树山;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-12-09 - 公布日： 2023-04-04 - 主分类号： G06Q10/04 文献下载
摘要：本发明公开了一种预测大规模城市道路车流量方法及存储介质，包括：获取各道路t时刻的交通负载信息；将各道路t时刻的交通负载信息输入预先训练获得的融合脑胶质细胞的脉冲神经网络模型，预测各道路t+1时刻的道路负载量。本发明在全局协同控制的背景下，保证整个网络模型的正常工作，通过逐步修正地学习网络和实时监测车辆池，实现实时预测及超前预测功能。
一种预测大规模城市道路车流量方法存储介质

[发明专利]一种十二导联心电图的分类方法及系统-CN202211578452.9在审
发明人： 尚德龙;谢磷海;乔树山;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-12-09 - 公布日： 2023-04-04 - 主分类号： A61B5/318 文献下载
摘要：本发明公开了一种十二导联心电图的分类方法及系统，所述方法包括：从待分类心电图文件中获取待分类心电信号；对所述待分类心电信号进行预处理；将预处理后的所述待分类心电信号输入完成训练的基于多阶段注意力机制的混合神经网络，得到分类结果；其中，所述混合神经网络同时采用残差网络和双向门控循环单元网络进行基准模型的搭建，并结合注意力机制在不同阶段的数据相关性进行建模。
一种十二心电图分类方法系统

[发明专利]一种应用于智能传感器的处理器-CN202211388167.0在审
发明人：晁先发;罗瑞;王永森;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-11-08 - 公布日： 2023-04-04 - 主分类号： G06F7/552 文献下载
摘要：本发明涉及一种应用于智能传感器的处理器。该处理器中芯片内核CORE包括：DM、PM、RF、AR以及处理模块；PM用于存放应用程序代码以及获取指令；DM是存储临时的操作数和运算结果；RF和AR用于存放操作数；处理模块用于从PM中读取指令以及操作数进行解码并执行相应的运算，并将运算结果写回RF和AR中；处理模块中的程序控制单元用于进行混合长度指令和指令级并行的处理，并输出控制信号至数据路径以及AGU，并解码立即数；处理模块中的加速单元包括：SF‑NEAS CORDIC运算子单元和基于逐次逼近算法的逆平方根运算子单元；本发明具有低功耗、可编程特点。
一种应用于智能传感器处理器

[发明专利]一种存内计算读出电路-CN202211741473.8在审
发明人：周玉梅;李晓峰;乔树山;尚德龙 -专利权人：中科南京智能技术研究院
申请日： 2022-12-31 - 公布日： 2023-03-31 - 主分类号： G11C11/412 文献下载
摘要：本发明提供了一种存内计算读出电路，包括：控制电路，用于在模拟电压量输入至全局位线的情况下，对位线电压进行上拉，并在上拉开始时发出计数使能信号，在结束上拉时发出计数结束信号；比较器，用于在所述位线电压达到所述参考电压的情况下翻转，其中，所述参考电压为所述全局位线的预存电压，以使所述控制电路根据所述比较器的翻转情况确定上拉过程是否结束；计数器，用于根据所述控制电路输出的计数使能信号和所述计数结束信号进行计数，并在计数结束后输出计数结果。通过控制电路根据电压上拉状态控制计数器的计数状态，以全局位线预存的电压作为参考电压，可以缩小存内计算读出电路的面积，可以降低存内计算读出电路的制造成本和使用成本。
一种计算读出电路

[发明专利]一种存内计算电路、控制方法及芯片-CN202211521871.9在审
发明人：周玉梅;李晓峰;乔树山;尚德龙 -专利权人：中科南京智能技术研究院
申请日： 2022-11-30 - 公布日： 2023-03-28 - 主分类号： G11C11/41 文献下载
摘要：本发明公开了一种存内计算电路、控制方法及芯片，涉及集成电路技术领域，存内计算电路包括传输线和至少一个存内计算子电路，存内计算子电路包括：存储模块，存储模块的两端分别连接有第一位线和第二位线；第一开关，第一开关通过传输线连接模数转换电路；解耦模块，第二位线通过解耦模块连接第一开关的控制端，在存内计算操作时，存储模块通过解耦模块控制第一开关的通断，以用于提高第二位线电压的变化与计算结果的线性度。本申请能够使得位线电压和计算结果呈线性关系，减小了模数转换电路的量化误差，提高了存内计算系统的精确度。
一种计算电路控制方法芯片

[发明专利]一种基于神经形态硬件的机器人全局路径规划装置及方法-CN202211476527.2在审
发明人：范成旺;刘小壮;吕艾芬;李高铭;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2022-11-23 - 公布日： 2023-03-28 - 主分类号： G05D1/02 文献下载
摘要：本发明涉及一种基于神经形态硬件的机器人全局路径规划装置及方法。该装置中全局地图映射模块根据全局地图信息建立2D网格占位地图，并将2D网格占位地图映射为脉冲神经元网络，进而将脉冲神经元网络部署于脉冲波前扩散模块的神经形态硬件上；脉冲波前扩散模块根据神经形态硬件以及目标点位置坐标完成脉冲波前扩散过程，生成基于目标点位置坐标的脉冲发射时间梯度地图；并将脉冲发射时间梯度地图发送至最优路径查询模块；最优路径查询模块根据脉冲发射时间梯度地图以及起始点位置坐标进行起始点到目标点的最优路径查询，并输出路径查询结果。本发明能够利用神经形态硬件的并行计算特性快速高效率地取得最优结果。
一种基于神经形态硬件机器人全局路径规划装置方法

[发明专利]一种用于电压模式RRAM存算电路的模数转换器-CN202211701779.0在审
发明人：周玉梅;黎涛;乔树山;尚德龙 -专利权人：中科南京智能技术研究院
申请日： 2022-12-29 - 公布日： 2023-03-21 - 主分类号： H03M1/12 文献下载
摘要：本发明公开了一种用于电压模式RRAM存算电路的模数转换器，属于模数转换器技术领域，包括源线SLi、采样模块、误差放大器A、第一量化电路、第二量化电路、缓冲器BU、电源LDO‑和电源LDO+；所述源线SLi与采样模块相连；所述误差放大器A的反相输入端与采样模块相连，正相输入端连接有电容CC；所述电容CC的下极板接地；电源LDO‑和电源LDO+为第一量化电路和第二量化电路提供高、低于初始化参考电压Vref的量化参考电位以分别实现对量化数值正负性的判断，无需外部信号控制，在拓展量化位宽时，仅需改变电源提供的量化电位的数量，而无需指数次幂地增加比较器的数量或设置DAC电容阵列，极大地减小了电路的面积和功耗。
一种用于电压模式 rram 电路转换器