“G06F7/57”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果377个，建议您升级VIP下载更多相关专利

[发明专利]数据处理方法、设备、中央处理器和系统-CN202310791361.1在审
发明人：刘烈;陈思;樊俊锋 -专利权人：深圳市纽创信安科技开发有限公司
申请日： 2023-06-29 - 公布日： 2023-10-13 - 主分类号： G06F7/575 文献下载
摘要：本申请实施例公开了一种数据处理方法、设备、中央处理器和系统。该方法应用于数据处理设备，数据处理设备被中央处理器虚拟成至少两个密文计算设备，各个密文计算设备包括指令译码模块和底层算子资源池；对于至少一个密文计算设备，该方法包括：通过指令译码模块对接收到的密文计算任务指令集进行解析，确定同态加密计算指令集；通过底层算子资源池根据同态加密计算指令集，对接收到的密文计算任务数据进行同态加密计算，确定数据处理结果。
数据处理方法设备中央处理器系统

[发明专利]一种针对复数平方根的近似计算装置及方法-CN202010870048.3有效
发明人：潘红兵;朱杰;王宇宣 -专利权人：南京大学
申请日： 2020-08-26 - 公布日： 2023-10-13 - 主分类号： G06F7/575 文献下载
摘要：本发明公开了一种针对复数平方根的近似计算装置及方法。该装置包括依次相连的预处理模块、CORDIC计算模块、基本计算模块、线性近似计算模块和输出处理模块；预处理模块用于复数的实部和虚部的预处理和迭代初始移位位数的计算；CORDIC计算模块用于计算输入复数的模长；基本计算模块用于对复数的模长、复数的实部进行加减法和移位操作；线性近似计算模块用于计算实数范围内的平方根运算；输出处理模块用于为输出复数的实部和虚部添加符号位，在串并转换后输出复数平方根的计算结果。本发明的近似计算装置及方法，在保持较高精度计算的前提下，能保持高的计算速度，并降低硬件的复杂度。
一种针对复数平方根近似计算装置方法

[发明专利]使用浮点功能块来实行定点正规化的方法和装置-CN201810106270.9有效
发明人： B.帕斯卡 -专利权人：英特尔公司
申请日： 2018-02-02 - 公布日： 2023-10-03 - 主分类号： G06F7/575 文献下载
摘要：本发明涉及使用浮点功能块来实行定点正规化的方法和装置。一种集成电路可以包括可以在将定点数转换成浮点数时使用的正规化电路系统。该正规化电路系统可以至少包括浮点生成电路，其接收定点数并创建对应的浮点数。该正规化电路系统然后可以利用集成电路上的嵌入式数字信号处理（DSP）块来通过从所创建的浮点数中移除先行一来实行算术运算。所得到的数可以具有分数部分和指数值，其然后可以用来导出最终的正规化的值。
使用浮点功能块实行定点正规化方法装置

[发明专利]支持包级运算的浮点乘加单元及其应用方法-CN202310713118.8在审
发明人：黄立波;谭弘兵;王永文;郭辉;郑重;雷国庆;王俊辉;郭维;邓全;隋兵才;孙彩霞;常俊胜;沈俊忠 -专利权人：中国人民解放军国防科技大学
申请日： 2023-06-15 - 公布日： 2023-09-29 - 主分类号： G06F7/57 文献下载
摘要：本发明公开了一种支持包级运算的浮点乘加单元及其应用方法，本发明的浮点乘加单元，包括数据预处理模块、尾数乘法模块、指数差值模块、加数对阶移位模块、加法模块、前导零计算模块、规格化移位模块、尾数舍入模块、指数调整模块以及输出处理模块，其中为了支持包级运算和多种精度数据格式，乘加单元在传统的双精度浮点乘加单元结构进行了修改，主要对尾数乘法模块、指数差值模块以及加法模块进行了修改。本发明旨在不影响人工智能算力的基础上，减缓因迭代计算导致的高精度浮点数的性能损失，能够以更低硬件开销实现对高性能计算和人工智能应用的支持，不需要编译器做更多的适配支持。
支持运算浮点单元及其应用方法

[发明专利]支持不同计算模式的单比特脉动阵列结构-CN202310750524.1在审
发明人：乔树山;张默寒;游恒;尚德龙;周玉梅 -专利权人：中科南京智能技术研究院
申请日： 2023-06-25 - 公布日： 2023-09-29 - 主分类号： G06F7/57 文献下载
摘要：本发明公开一种支持不同计算模式的单比特脉动阵列结构，包括选择电路和呈阵列排布的多个脉动阵列单元。每个脉动阵列单元由一个输入寄存器，一个权重寄存器，三个非门，三个三输入与门，一个三输入或门，一个累加器和一个部分和寄存器组成，所述选择电路与脉动阵列结构中最后一行脉动阵列单元的累加器连接。本发明使用逻辑门对单比特的计算进行了处理，使用计算模式选择信号实现不同的计算方案，从而提高了脉动阵列对于不同计算模式的适应性。
支持不同计算模式比特脉动阵列结构

[发明专利]基于CRYSTALS-Kyber的快速数论变换电路-CN202310594853.1在审
发明人：张卓尧;崔益军;刘伟强;王成华 -专利权人：南京航空航天大学
申请日： 2023-05-25 - 公布日： 2023-09-29 - 主分类号： G06F7/575 文献下载
摘要：本发明提供一种基于CRYSTALS‑Kyber的快速数论变换电路，其中控制单元为两个蝶形单元和四个BRAM内存提供模式控制信号，并且按照不同的工作方式，为四个BRAM内存提供读写地址；数据通过四个BRAM内存输入到蝶形单元中，通过控制单元的模式控制信号选择不同的蝶形单元模式，并且在蝶形单元中引入巴雷特约简电路，将12bit×12bit＝24bit的数据重新规范到12bit的范围内，得到蝶形单元运算结果后按照快速数论变换算法的顺序写回四个BRAM内存中。本发明蝶形单元节省资源又使得其能够在高频率下运行，内存访问方式能够最大程度地发挥蝶形单元的算力，使得占用周期少。
基于 crystals kyber 快速数论变换电路

[发明专利]一种降低哈希算法运算功耗的电路结构及算法设计-CN202310882042.1在审
发明人：杨越;刘慧宇 -专利权人：北京苹芯科技有限公司
申请日： 2023-07-18 - 公布日： 2023-09-29 - 主分类号： G06F7/575 文献下载
摘要：本发明公开了电路结构及算法设计技术领域的一种降低哈希算法运算功耗的电路结构及算法设计，包括：步骤一：提供N个阻变式存储器存内计算模块，每个计算模块里通过阻变式存储器、固定哈希常量进行加密部分计算；步骤二：当阻变式存储器和固定哈希常量1在存内计算模块内部完成第一次加密计算后，输出数据进入循环加密，重复计算直至第N次；步骤三：经过N次循环加密计算以后，输出一个最终的报文摘要，该降低哈希算法运算功耗的电路结构及算法设计，结构设计合理，以传统的代码形式实现运算，其功耗难以降低，为此我们提出了一种降低哈希算法运算功耗的电路结构及算法设计。
一种降低算法运算功耗电路结构设计

[发明专利]一种串行的数据移位电路设计方法-CN202310882043.6在审
发明人：杨越;刘慧宇 -专利权人：北京苹芯科技有限公司
申请日： 2023-07-18 - 公布日： 2023-09-29 - 主分类号： G06F7/575 文献下载
摘要：本发明涉及数据处理技术领域，尤其涉及一种串行的数据移位电路，包括用于接通或断开信号的CMOS开关、用于执行读取或者写入操作SA、同于信号比较的XOR门和用于暂存数据的移位寄存器，所述CMOS开关连接有SA，所述SA连接有XOR门，所述XOR门连接有移位寄存器，本发明在优化电路结构的基础上利用串行操作大幅降低SA个数，不仅有效降低了哈希函数XOR运算功耗，还提升了哈希算法在各类加密场景中的运算效率。解决了哈希算法在计算场景中产生功耗较高的难题，以电路结构匹配算法需求，从根本上规避高功耗对哈希算法计算效率的影响，提升了哈希算法的安全性和可靠性，可广泛用于智慧工业、智能安防等常用安全加密功能的人工智能场景。
一种串行数据移位电路设计方法

[发明专利]电池参数的处理方法、装置、设备及存储介质-CN202310798092.1在审
发明人：冯洲武;严晓;赵恩海;宋佩;周国鹏;赵健;马妍;陈晓华 -专利权人：无锡玫克生智能科技有限公司
申请日： 2023-06-30 - 公布日： 2023-09-15 - 主分类号： G06F7/575 文献下载
摘要：本发明提供了一种电池参数的处理方法、装置、设备及存储介质，其中，该方法包括：根据待计算的电池参数的数据跨度确定框架数的位宽；确定框架数的零点位置，并将框架数分为多个单元数；为每个单元数设置相应的地址数；地址数表示单元数在框架数中的位置；获取需要进行四则运算的两个计算数，计算数为电池参数；基于硬件电路确定计算数所对应的至少一个目标单元数及相应的目标地址数；目标地址数为目标单元数的地址数；根据两个计算数的目标单元数及目标地址数进行四则运算，得到相应的计算结果。通过本发明实施例提供的电池参数的处理方法、装置、设备及存储介质，所占用的资源更少，处理速度更快，适用于混合精度的运算。
电池参数处理方法装置设备存储介质

[发明专利]用来执行用于机器学习的浮点和整数操作的指令和逻辑-CN202310795238.7在审
发明人： H.考尔;M.A.安德斯;S.K.马修;姚安邦;J.雷;P.T.唐;M.S.斯特里克兰德;X.陈;T.斯派斯曼;A.R.阿普;A.科克;K.辛哈;B.温布;N.C.G.冯博里斯;E.努尔维塔迪;R.巴里克;T-H.林;V.兰加纳坦;S.雅哈吉达尔 -专利权人：英特尔公司
申请日： 2018-04-27 - 公布日： 2023-09-15 - 主分类号： G06F7/57 文献下载
摘要：一个实施例提供了包括具有在整数数据路径和浮点数据路径之间共享的加法器和乘法器的计算单元的机器学习硬件加速器，到乘法器的输入操作数的高位要在浮点操作期间被门控。
用来执行用于机器学习浮点整数操作指令逻辑

[发明专利]可规划的非易失性算术存储器运算子-CN202010099030.8有效
发明人：王立中 -专利权人：芯立嘉集成电路（杭州）有限公司
申请日： 2020-02-18 - 公布日： 2023-09-15 - 主分类号： G06F7/575 文献下载
摘要：本发明提供了可规划的非易失性算术存储器运算子用来对非易失性数据及易失性数据进行算术操作，且包含非易失性存储器装置，用以存储非易失性数据。本发明非易失性算术存储器运算子减少从存储器单元撷取数据的总量，以节省算术运算的功率，另外，本发明非易失性算术存储器运算子允许被多次规划以进行新的算术运算。位于算术逻辑单元的非易失性算术存储器运算子的架构可应用于数字信号处理器的运算以及深度神经网络的运算。
规划非易失性算术存储器运算子

[发明专利]存算电路、方法、装置、介质及电子设备-CN202310596029.X在审
发明人：周煜梁;刘业帆 -专利权人：昕原半导体(上海)有限公司
申请日： 2023-05-24 - 公布日： 2023-09-05 - 主分类号： G06F7/57 文献下载
摘要：本申请提供一种存算电路、方法、装置、介质及电子设备。所述存算电路包括：若干条横向设置的字线；若干条纵向设置的位线，所述位线与各所述字线的相交处均设有存储单元，所述位线上还有与所述存储单元电连接的控制单元和运算电路，所述存储单元包括：存储元件和第一选择元件，所述控制单元设于所述存储单元和所述运算电路之间，所述控制单元包括第二选择元件和电压控制模块，所述电压控制模块用于控制所述第二选择元件导通或关断，所述运算电路的工作状态由所述运算电路对应的第二选择元件的工作状态和与所述运算电路对应的存储元件的阻态决定。所述存算电路相比于现有电路具有功耗低、面积小的优点。
电路方法装置介质电子设备

[发明专利]数据处理电路和电子设备-CN202310353252.1有效
发明人：伍一丰;曹元;林友志 -专利权人：荣耀终端有限公司
申请日： 2023-04-04 - 公布日： 2023-09-05 - 主分类号： G06F7/57 文献下载
摘要：本申请公开了一种数据处理电路和电子设备，用于提高传感数据进行AI运算的处理速度并降低功耗。数据处理电路包括：存算一体处理器和算术运算单元；存算一体处理器包括多组存算阵列，存算阵列中的存算单元用于存储神经网络模型各层的网络参数；算术运算单元，用于实现神经网络模型的非线性运算；多组存算阵列，用于将来自传感器的传感数据与神经网络模型中各层的权重进行乘累加运算。
数据处理电路电子设备

[发明专利]双精度浮点运算-CN201780033933.2有效
发明人： T·S·柴可夫斯基 -专利权人：阿尔特拉公司
申请日： 2017-05-26 - 公布日： 2023-09-05 - 主分类号： G06F7/57 文献下载
摘要：用于将单精度浮点运算数字信号处理(DSP)块(50)结合使用以执行双精度浮点数运算(20)的系统和方法。
精度浮点运算

[发明专利]一种计算引擎、数据处理方法、设备及存储介质-CN202310248275.6有效
发明人：张凯;柴森;唐婧文 -专利权人：紫光同芯微电子有限公司
申请日： 2023-03-15 - 公布日： 2023-09-01 - 主分类号： G06F7/57 文献下载
摘要：本申请提供了一种计算引擎、数据处理方法、设备及存储介质，该计算引擎包括：至少一个高级运算单元、状态查询单元和至少一个逻辑运算单元，至少一个高级运算单元与状态查询单元连接，状态查询单元与至少一个逻辑运算单元连接；至少一个高级运算单元，用于获取待处理数据；状态查询单元，用于查询至少一个逻辑运算单元的状态，获得处于空闲状态的逻辑运算单元；处于空闲状态的逻辑运算单元，用于接收并处理待处理数据，获得数据处理结果；至少一个高级运算单元，还用于接收数据处理结果。该计算引擎可以有效减少逻辑运算单元的数量，实现高级运算单元所需的逻辑运算单元共通共用、灵活分配，降低计算引擎面积，进一步降低成本，同时易于设计。
一种计算引擎数据处理方法设备存储介质

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 377 条