“唐和明”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果63个，建议您升级VIP下载更多相关专利

[发明专利]复合半导体晶圆/芯片及其制造方法-CN202310322517.1在审
发明人： 唐和明;颜薇;卢超群 -专利权人：铨心半导体异质整合股份有限公司;钰创科技股份有限公司
申请日： 2023-03-29 - 公布日： 2023-10-17 - 主分类号： H01L21/48 文献下载
摘要：本申请公开一种形成具有第一尺寸的复合半导体晶圆的方法。此方法包括：将一散热层组合贴附到临时载体；将具有该散热层组合的临时载体接合至具有第一尺寸的半导体基板，使得该散热层组合接合至该半导体基板；去除临时载体形成第一尺寸的复合半导体晶圆。
复合半导体芯片及其制造方法

[发明专利]裸晶封装、集成电路封装及其制造方法-CN202310300468.1在审
发明人： 唐和明;卢超群 -专利权人：铨心半导体异质整合股份有限公司;钰创科技股份有限公司
申请日： 2023-03-24 - 公布日： 2023-10-17 - 主分类号： H01L23/31 文献下载
摘要：一种裸晶封装包括一半导体裸晶、一被动元件、一模封化合物及一重布层。半导体裸晶包括一第一接触垫。被动元件包括一第二接触垫。模封化合物包覆半导体裸晶及被动元件。重布层配置于半导体裸晶及被动元件上方，其中重布层电性连接第一接触垫与第二接触垫。半导体裸晶与被动元件系垂直地重叠。
封装集成电路及其制造方法

[发明专利]半导体装置及其制造方法-CN202310130073.1在审
发明人： 唐和明 -专利权人：铨心半导体异质整合股份有限公司
申请日： 2023-02-17 - 公布日： 2023-08-22 - 主分类号： H01L23/60 文献下载
摘要：一种半导体装置，包括基板模块及第一处理器。基板模块包括第一基板、第一稳压元件和第一接地法拉第元件。第一稳压元件埋设于第一基板且包括多个表面。第一接地法拉第元件埋入第一基板并覆盖第一稳压元件的一个或多个表面。第一处理器配置于基板模块上方。
半导体装置及其制造方法

[发明专利]用于大型集成电路或大型先进集成电路的高良率及超细间距大型封装-CN202310074197.2在审
发明人： 唐和明 -专利权人：铨心半导体异质整合股份有限公司
申请日： 2023-01-19 - 公布日： 2023-07-28 - 主分类号： H01L23/488 文献下载
摘要：本发明提供了一种用于超大型集成电路和先进集成电路的高良率及高密度/超细间距封装。封装包括基板和半导体芯片。基板具有覆盖于基板的第一层表面的钝化层，钝化层中有多个孔洞形成，多个焊球分别容纳于多个孔洞内。半导体芯片具有多个第一接触垫，其中多个铜柱微型凸块分别为多个第一接触垫的延伸，且多个铜柱微型凸块分别连接至多个焊球。
用于大型集成电路先进高良率间距封装

[发明专利]一种具有散热齿片的半导体器件封装结构及封装方法-CN202010855916.0有效
发明人： 唐和明;郑明祥;王琇如 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-08-24 - 公布日： 2023-07-25 - 主分类号： H01L23/367 文献下载
摘要：本发明公开一种具有散热齿片的半导体器件封装结构及封装方法，该封装结构包括：半导体器件，在其第一端设有正面电极，在其第二端设有背面电极；导电结合层；金属容器，其包括连接板和侧壁板，连接板包括连接本体和由连接本体延伸的若干散热齿片；侧壁板由连接本体延伸并弯折，以与连接本体围成封装空间；半导体器件设于封装空间内，第二端通过导电结合层与连接本体连接；侧壁板包括外引端，背面电极通过导电结合层、连接板与外引端电连接；基板，外引端、正面电极分别通过导电焊材层与基板焊接；该封装方法用于封装得到具有散热齿片的封装结构。本发明的封装结构，散热性能良好，本发明的封装方法能够得到散热良好的封装结构。
一种具有散热半导体器件封装结构方法

[发明专利]一种散热良好的半导体器件封装结构及封装方法-CN202010855904.8有效
发明人：王琇如;唐和明 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-08-24 - 公布日： 2023-07-21 - 主分类号： H01L23/367 文献下载
摘要：本发明公开一种散热良好的半导体器件封装结构，包括：半导体器件，在其第一端上设有正面电极，在其第二端上设有背面电极，第一端与第二端相对；导电结合层；金属容器，其包括连接板和侧壁板；侧壁板由连接板延伸并弯折，以与连接板围成封装空间；半导体器件设于封装空间内，第二端通过导电结合层与连接板连接；侧壁板包括外引端，背面电极通过导电结合层、连接板与外引端电连接；石墨烯散热层，石墨烯散热层设于连接板远离半导体器件的一侧；基板，外引端、正面电极通过导电焊材层焊接于基板。该散热良好的半导体器件封装结构，具有良好的散热性能，可靠性高。
一种散热良好半导体器件封装结构方法

[发明专利]金刚石增强的先进IC与先进IC封装-CN202211390231.9在审
发明人： 唐和明 -专利权人：铨心半导体异质整合股份有限公司
申请日： 2022-11-08 - 公布日： 2023-05-09 - 主分类号： H01L23/14 文献下载
摘要：本发明提供将金刚石与双晶圆微结构实现于先进IC与先进IC封装中的机会，以形成新类型的IC与SiP，其可超越处于IC发展最前线的硅的限制，主要是因为金刚石具有极端散热能力。金刚石的极端散热能力可用以使处理器与例如GaN HEMT等其他高功率芯片中的热点消散，使IC和封装应用的效能与可靠性增加，应用涵盖HPC、AI、光子、5G RF/mmWave、功率与物联网，且在系统级促使传统运算改变为近存储器运算与存储器中运算。
金刚石增强先进 ic 封装

[发明专利]一种数字化三维电力勘测标记桩及其安装方法-CN202211578306.6有效
发明人：刘春;周玉玉;李文明;魏大亮;杨健;韩沛;姚帆;苟军;唐和明;冯亮 -专利权人：国网甘肃省电力公司兰州供电公司;刘春;魏大亮;杨健
申请日： 2022-12-09 - 公布日： 2023-04-18 - 主分类号： G01C15/02 文献下载
摘要：一种数字化三维电力勘测标记桩及其安装方法，包括桩身、桩锤以及测量模块，桩身内腔底部设置有薄膜腔，薄膜腔中填充有土壤凝固剂，在桩锤从上至下贯入桩身的内腔过程中，当桩锤越过对应位置后会挤压薄膜腔破裂使土壤凝固剂从溢出孔溢出桩身，从而使标记桩周围的土壤凝结，保证标记桩的稳定性，同时测量模块能够存储多个标记桩安装过程中的反射信号和测距信号并根据反射信号和测距信号对标记桩所处的土壤松软程度进行评估，对后续施工的顺序进行指导。
一种数字化三维电力勘测标记及其安装方法

[发明专利]一种组合封装结构及组合封装工艺-CN202011417606.7有效
发明人：曹周;唐和明;黄源炜;郑明祥 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-12-07 - 公布日： 2023-02-10 - 主分类号： H01L23/498 文献下载
摘要：本发明公开组合封装结构，包括基板以及埋设于所述基板中的功率芯片，所述功率芯片具有源极、栅极以及漏极，所述源极与所述栅极位于所述功率芯片的第一表面，所述漏极位于所述功率芯片上与所述第一表面相对的第二表面，所述功率芯片通过第一封装层进行封装，封装后整体埋设于所述基板中，所述源极、所述栅极以及所述漏极通过导电结构连接到所述基板的同一侧表面并与该表面上的焊盘电连接，所述焊盘远离所述基板的一侧设置有若干功能电器元件。本方案中所述的组合封装结构将芯片的源极、栅极以及漏极连接到基板的同一侧，使得用于控制各个电极的驱动器以及其余被动元件、微控制单元等均布置在一侧，由此可以降低产品的整体厚度，缩小产品的体积。
一种组合封装结构工艺

[发明专利]一种多芯片堆叠封装结构-CN202110723371.2在审
发明人：曹周;唐和明 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2021-06-28 - 公布日： 2023-01-13 - 主分类号： H01L25/16 文献下载
摘要：本发明公开一种多芯片堆叠封装结构，属于半导体封装技术领域。该多芯片堆叠封装结构包括：引线框架；功率芯片，功率芯片设于引线框架的上方；功率芯片包括源极、栅极与漏极；源极以及漏极分别与引线框架电连接；控制芯片，其设于功率芯片的下方；控制芯片包括第一电极以及第二电极；第一电极与栅极电连接；导电柱，其设于控制芯片的下方；导电柱与第二电极电连接；封装体，其包封引线框架、功率芯片、控制芯片以及导电柱；引线框架以及导电柱的一部分由封装体露出。该多芯片堆叠封装结构在实现控制芯片与功率芯片共同封装的基础上，可减小封装面积，提高集成度，并且可提升散热性能。
一种芯片堆叠封装结构

[发明专利]一种多芯片混合封装结构-CN202110723400.5在审
发明人： 唐和明;曹周;郑明祥 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2021-06-28 - 公布日： 2023-01-13 - 主分类号： H01L25/16 文献下载
摘要：本发明公开一种多芯片混合封装结构，其属于半导体封装技术领域。该多芯片混合封装结构包括：引线框架；功率芯片，其设于引线框架的上方；功率芯片包括源极、栅极以及漏极；源极与漏极分别与引线框架电连接；控制芯片，其设于功率芯片的上方；控制芯片包括第一电极，第一电极由控制芯片接近功率芯片一侧的表面露出；第一导电体，其一端与栅极电连接，另一端与第一电极电连接；封装体，其包封上述元器件；引线框架的一部分露出封装体。该多芯片混合封装结构，在实现控制芯片与功率芯片共同封装的同时，可减小封装面积，提高集成度，并可提升散热性能。
一种芯片混合封装结构

[发明专利]一种功率芯片堆叠封装结构-CN202011483309.2有效
发明人：王琇如;唐和明;郑明祥;黄源炜;曹周 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-12-15 - 公布日： 2022-10-14 - 主分类号： H01L23/367 文献下载
摘要：本发明公开一种功率芯片堆叠封装结构，该功率芯片堆叠封装结构包括依次堆叠以形成堆叠结构的金属片、第一芯片、引线框架和第二芯片，以及包封堆叠结构的封装体；引线框架包括基岛、与基岛电连接的第一管脚、以及与基岛绝缘的第二管脚；第一芯片相对的两面设有第一电极和第二电极，第二芯片相对的两面设有第三电极和第四电极；金属片与第一电极、第二电极与基岛、基岛与第三电极分别通过导电结合层结合；第四电极与第二管脚电连接；金属片的正面、第一管脚的一部分、第二管脚的一部分露出封装体。该功率芯片堆叠封装结构，将两个芯片固定在引线框架相对的两侧进行堆叠封装，并且金属片外露，在缩小了封装结构的尺寸的同时，兼具更优的散热性能。
一种功率芯片堆叠封装结构

[发明专利]一种内嵌元件的封装方法及封装结构-CN202011536517.4有效
发明人： 唐和明;王琇如 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-12-22 - 公布日： 2022-04-22 - 主分类号： H01L21/48 文献下载
摘要：本发明公开一种内嵌元件的封装方法及封装结构，该内嵌元件的封装方法，包括：采用结合材料将半导体元件的背面与引线框架的正面结合，形成一级结构；将DAF材料覆盖并压合于一级结构的正面，形成DAF层；在DAF层加工出将引线框架的正面露出的导通孔；在导通孔内填充金属核球，金属核球之间结合形成导电柱；将引线框架刻出图案；该内嵌元件的封装结构包括：引线框架；半导体元件，其背面结合于导电部的正面；DAF层；半导体元件的正面电极接点由DAF层露出；DAF层设有导通孔；导电柱填充于导通孔，导电柱包括若干相互连接的金属核球。该内嵌元件的封装方法及封装结构，缩小了产品体积，简化了方法和结构，引线框架可用于散热，导电柱的导通性能好。
一种元件封装方法结构

[发明专利]一种埋置元件的封装方法及封装结构-CN202011536527.8有效
发明人：王琇如;唐和明 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-12-22 - 公布日： 2022-04-22 - 主分类号： H01L21/56 文献下载
摘要：本发明公开一种埋置元件的封装方法及封装结构，该埋置元件的封装方法，包括：将半导体元件结合于引线框架；压合DAF材料，形成DAF层；加工第一导通孔；设置第一导电结构；将引线框架刻为图案化导电层，形成第一导电部；位于半导体元件相对两侧的第一导电结构与同一第一导电部电连接，形成电磁干扰屏蔽结构；该埋置元件的封装结构包括：引线框架，其为图案化导电层，其包括第一导电部；半导体元件，其结合于第一导电部；DAF层，其覆盖引线框架的正面及半导体元件；半导体元件的正面电极接点露出；第一导电结构，其与第一导电部结合形成电磁干扰屏蔽结构。该埋置元件的封装方法及封装结构，在缩小产品尺寸的同时具备电磁干扰防护功能，散热性能良好。
一种元件封装方法结构

[实用新型]一种用于内埋基板的功率器件封装结构及基板及电子产品-CN202022914279.8有效
发明人：曹周;黄源炜;唐和明;郑明祥 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-12-07 - 公布日： 2021-12-07 - 主分类号： H01L23/495 文献下载
摘要：本实用新型公开一种用于内埋基板的功率器件封装结构，包括源极引出端、栅极引出端以及漏极引出端，源极引出端、栅极引出端及漏极引出端分别暴露于封装结构的上表面或与上表面平行相对的下表面，漏极引出端为引线框架，源极引出端为设置在上表面或下表面的铜垫片，源极引出端通过导电焊材焊接于芯片的源极、栅极引出端通过导电焊材焊接于芯片的栅极，芯片以漏极朝向引线框架的方向焊接在引线框架上。通过将源极、栅极、漏极分别通过源极引出端、栅极引出端以及漏极引出端引出至封装体的表面，从而使得封装体可以方便的埋设于基板内部，减小基板厚度及钻孔深度，从而有效减小基板体积，提升基板散热性能。
一种用于内埋基板功率器件封装结构电子产品

1
2
3
4
5
下一页»
尾页
共 63 条