|
钻瓜专利网为您找到相关结果 63个,建议您 升级VIP下载更多相关专利
- [实用新型]晶圆级封装结构-CN202120075382.X有效
-
唐和明
-
杰群电子科技(东莞)有限公司
-
2021-01-12
-
2021-09-10
-
H01L23/498
- 本实用新型公开一种晶圆级封装结构,包括芯片本体,芯片本体具有相互平行的第一表面以及第二表面,第一表面形成有芯片源极和芯片栅极,第二表面形成有芯片漏极,芯片漏极通过贯穿芯片本体的导电金属连接到第一表面,第一表面设置有通过重布线形成的金属焊盘,芯片源极、芯片栅极以及芯片漏极分别电连接于金属焊盘。通过在芯片漏极上设置贯穿芯片本体设置的导电金属,以使芯片漏极导出到第一表面上,以使三个电极能够位于同一平面上,不需要再采用引线框架进行电极导出,其能够直接安装在PCB板上,使得安装更加方便,同时,也有效地节省了整体生产成本。
- 晶圆级封装结构
- [实用新型]一种半导体器件封装结构-CN202021789761.7有效
-
王琇如;唐和明
-
杰群电子科技(东莞)有限公司
-
2020-08-24
-
2021-06-01
-
H01L29/06
- 本实用新型公开一种半导体器件封装结构,包括:半导体管芯,在其第一端上设有正面电极,在其第二端上设有背面电极,第一端与第二端相对;导电结合层;封装容器,其包括连接板和侧壁板;侧壁板由连接板延伸并弯折,以与连接板围成封装空间;半导体管芯设于封装空间内,半导体管芯的第二端通过导电结合层与连接板连接;侧壁板用于将背面电极与外部的电路载体电连接;在连接板接近半导体管芯的一端,和/或在半导体管芯接近连接板的一端设有凹槽,凹槽用于容纳导电结合层的材料。该半导体器件封装结构,采用了封装容器对半导体管芯进行封装,且在封装结构内设置了凹槽,以控制导电结合层周围的焊角的高度;该封装容器具有良好的散热效果,且封装可靠性得到提高。
- 一种半导体器件封装结构
- [发明专利]一种半导体模块的封装方法及半导体模块-CN202011531222.8在审
-
王琇如;唐和明
-
杰群电子科技(东莞)有限公司
-
2020-12-22
-
2021-04-23
-
H01L21/48
- 本发明公开一种半导体模块的封装方法及半导体模块,该半导体模块的封装方法包括:准备步骤、第一结合步骤、压合步骤、第二结合步骤、穿孔步骤、导通步骤、撤板步骤以及刻图案步骤;该半导体模块包括:引线框架,其包括第一导电部;晶片,其结合于第一导电部;DAF层,其覆盖引线框架的正面以及晶片;金属层,其结合于基板的正面,其包括第二导电部;正面电极与第二导电部电连接;导电结构,其设于DAF层内;导电结构的一端与第一导电部电连接,导电结构将背面电极引至半导体模块的正面。该半导体模块的封装方法及半导体模块,将晶片嵌入基板内,产品更薄,产品尺寸更小,可提高元件密集度,可实现双面散热,提高了散热效果,电极均可由同一面引出。
- 一种半导体模块封装方法
- [发明专利]一种内埋元件的封装结构及封装方法-CN202011536520.6在审
-
唐和明;王琇如
-
杰群电子科技(东莞)有限公司
-
2020-12-22
-
2021-04-23
-
H01L23/31
- 本发明公开一种内埋元件的封装结构及封装方法,该内埋元件的封装结构包括:引线框架;半导体元件,其背面结合于导电部的正面;DAF层;半导体元件的正面电极接点由DAF层露出;DAF层设有导通孔;导电结构设于导通孔,导电结构与导电部连接;该内埋元件的封装方法,包括:采用结合材料将半导体元件的背面与引线框架的正面结合,形成一级结构;将DAF材料覆盖并压合于一级结构的正面,形成DAF层;在DAF层加工出将引线框架的正面露出的导通孔;在导通孔内设置导电结构;将引线框架刻出图案。该内埋元件的封装方结构及封装方法,将引线框架与DAF材料结合作为基板,半导体元件嵌入基板内,有利于缩小产品体积,简化了方法和结构,引线框架还可用于散热。
- 一种元件封装结构方法
- [实用新型]一种焊接介质体及层叠封装体-CN202021063127.5有效
-
唐和明;郑明祥;周刚
-
杰群电子科技(东莞)有限公司
-
2020-06-10
-
2021-03-09
-
H01L23/488
- 本实用新型公开一种焊接介质体及层叠封装体,该焊接介质体包括支撑芯体和焊材层,所述焊材层包裹于所述支撑芯体的外表面,所述芯体的熔点高于所述焊材层的熔点,所述焊接介质体用于将不同半导体器件进行连接;该层叠封装体包括上述焊接介质体,还包括至少两件半导体器件,若干所述半导体器件依次堆叠,相邻层的所述半导体器件之间设置所述焊接介质体并通过所述焊接介质体连接;所述半导体器件与所述焊材层连接。本实用新型的焊接介质体该焊接介质体的位于内部的支撑芯体的熔点高于位于外层的焊材层的熔点;该层叠封装体,能够保证上下层半导体器件之间的平行度,以提高层叠封装体的封装品质,且便于制造。
- 一种焊接介质层叠封装
|