“王琇如”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果66个，建议您升级VIP下载更多相关专利

[发明专利]一种具有散热齿片的半导体器件封装结构及封装方法-CN202010855916.0有效
发明人：唐和明;郑明祥;王琇如 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-08-24 - 公布日： 2023-07-25 - 主分类号： H01L23/367 文献下载
摘要：本发明公开一种具有散热齿片的半导体器件封装结构及封装方法，该封装结构包括：半导体器件，在其第一端设有正面电极，在其第二端设有背面电极；导电结合层；金属容器，其包括连接板和侧壁板，连接板包括连接本体和由连接本体延伸的若干散热齿片；侧壁板由连接本体延伸并弯折，以与连接本体围成封装空间；半导体器件设于封装空间内，第二端通过导电结合层与连接本体连接；侧壁板包括外引端，背面电极通过导电结合层、连接板与外引端电连接；基板，外引端、正面电极分别通过导电焊材层与基板焊接；该封装方法用于封装得到具有散热齿片的封装结构。本发明的封装结构，散热性能良好，本发明的封装方法能够得到散热良好的封装结构。
一种具有散热半导体器件封装结构方法

[发明专利]一种散热良好的半导体器件封装结构及封装方法-CN202010855904.8有效
发明人： 王琇如;唐和明 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-08-24 - 公布日： 2023-07-21 - 主分类号： H01L23/367 文献下载
摘要：本发明公开一种散热良好的半导体器件封装结构，包括：半导体器件，在其第一端上设有正面电极，在其第二端上设有背面电极，第一端与第二端相对；导电结合层；金属容器，其包括连接板和侧壁板；侧壁板由连接板延伸并弯折，以与连接板围成封装空间；半导体器件设于封装空间内，第二端通过导电结合层与连接板连接；侧壁板包括外引端，背面电极通过导电结合层、连接板与外引端电连接；石墨烯散热层，石墨烯散热层设于连接板远离半导体器件的一侧；基板，外引端、正面电极通过导电焊材层焊接于基板。该散热良好的半导体器件封装结构，具有良好的散热性能，可靠性高。
一种散热良好半导体器件封装结构方法

[发明专利]一种功率芯片堆叠封装结构-CN202011483309.2有效
发明人： 王琇如;唐和明;郑明祥;黄源炜;曹周 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-12-15 - 公布日： 2022-10-14 - 主分类号： H01L23/367 文献下载
摘要：本发明公开一种功率芯片堆叠封装结构，该功率芯片堆叠封装结构包括依次堆叠以形成堆叠结构的金属片、第一芯片、引线框架和第二芯片，以及包封堆叠结构的封装体；引线框架包括基岛、与基岛电连接的第一管脚、以及与基岛绝缘的第二管脚；第一芯片相对的两面设有第一电极和第二电极，第二芯片相对的两面设有第三电极和第四电极；金属片与第一电极、第二电极与基岛、基岛与第三电极分别通过导电结合层结合；第四电极与第二管脚电连接；金属片的正面、第一管脚的一部分、第二管脚的一部分露出封装体。该功率芯片堆叠封装结构，将两个芯片固定在引线框架相对的两侧进行堆叠封装，并且金属片外露，在缩小了封装结构的尺寸的同时，兼具更优的散热性能。
一种功率芯片堆叠封装结构

[发明专利]一种半导体器件的封装方法及半导体器件-CN202010550632.0有效
发明人： 王琇如 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-06-16 - 公布日： 2022-08-05 - 主分类号： H01L21/603 文献下载
摘要：本申请实施例公开了一种半导体器件的封装方法及半导体器件。本申请实施例提供的技术方案，通过采用楔形工具将所述铜夹分别与所述芯片以及所述引线管脚进行压合以使得铜夹产生塑性变形，最终使得铜夹与芯片以及引线管脚之间扩散结合形成铜‑铜结合，通过上述压合的方式来替代原有的通过焊接材料来将铜夹与芯片、引线管脚结合的方式。由于在进行铜夹与芯片及引线框架结合时无需进行焊锡以及清除焊锡操作，进而提高了半导体器件的实际产能，以及提升封装工艺的稳定性；并且由于铜夹与引线框架的表面铜层直接结合可以实现双面散热的效果，进一步提高了半导体器件的散热能力。
一种半导体器件封装方法

[发明专利]一种内嵌元件的封装方法及封装结构-CN202011536517.4有效
发明人：唐和明;王琇如 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-12-22 - 公布日： 2022-04-22 - 主分类号： H01L21/48 文献下载
摘要：本发明公开一种内嵌元件的封装方法及封装结构，该内嵌元件的封装方法，包括：采用结合材料将半导体元件的背面与引线框架的正面结合，形成一级结构；将DAF材料覆盖并压合于一级结构的正面，形成DAF层；在DAF层加工出将引线框架的正面露出的导通孔；在导通孔内填充金属核球，金属核球之间结合形成导电柱；将引线框架刻出图案；该内嵌元件的封装结构包括：引线框架；半导体元件，其背面结合于导电部的正面；DAF层；半导体元件的正面电极接点由DAF层露出；DAF层设有导通孔；导电柱填充于导通孔，导电柱包括若干相互连接的金属核球。该内嵌元件的封装方法及封装结构，缩小了产品体积，简化了方法和结构，引线框架可用于散热，导电柱的导通性能好。
一种元件封装方法结构

[发明专利]一种埋置元件的封装方法及封装结构-CN202011536527.8有效
发明人： 王琇如;唐和明 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-12-22 - 公布日： 2022-04-22 - 主分类号： H01L21/56 文献下载
摘要：本发明公开一种埋置元件的封装方法及封装结构，该埋置元件的封装方法，包括：将半导体元件结合于引线框架；压合DAF材料，形成DAF层；加工第一导通孔；设置第一导电结构；将引线框架刻为图案化导电层，形成第一导电部；位于半导体元件相对两侧的第一导电结构与同一第一导电部电连接，形成电磁干扰屏蔽结构；该埋置元件的封装结构包括：引线框架，其为图案化导电层，其包括第一导电部；半导体元件，其结合于第一导电部；DAF层，其覆盖引线框架的正面及半导体元件；半导体元件的正面电极接点露出；第一导电结构，其与第一导电部结合形成电磁干扰屏蔽结构。该埋置元件的封装方法及封装结构，在缩小产品尺寸的同时具备电磁干扰防护功能，散热性能良好。
一种元件封装方法结构

[发明专利]一种半导体器件的封装方法及半导体器件-CN202010549574.X有效
发明人： 王琇如 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-06-16 - 公布日： 2022-04-22 - 主分类号： H01L21/607 文献下载
摘要：本申请实施例公开了一种半导体器件的封装方法及半导体器件。本申请实施例提供的技术方案，通过采用接合工具将所述铜箔分别与所述芯片以及所述引线管脚进行压合以使得铜箔产生塑性变形，最终使得铜箔与芯片以及引线管脚之间扩散结合形成铜‑铜结合，通过上述压合的方式来替代原有的通过焊接材料来将铜箔与芯片、引线管脚结合的方式。由于在进行铜箔与芯片及引线框架结合时无需进行焊锡以及清除焊锡操作，进而提高了半导体器件的实际产能，以及提升封装工艺的稳定性；并且由于铜箔与引线框架的表面铜层直接结合可以实现双面散热的效果，进一步提高了半导体器件的散热能力。
一种半导体器件封装方法

[发明专利]一种半导体散热器件、封装方法及电子产品-CN202010550620.8有效
发明人： 王琇如 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-06-16 - 公布日： 2022-04-22 - 主分类号： H01L23/373 文献下载
摘要：本申请实施例公开了一种半导体散热器件、封装方法及电子产品。本申请实施例提供的技术方案，通过对设置在芯片载体上的芯片使用封装材料进行封装，进一步在封装材料顶部设置散热层，并通过塑料壳体进行封盖。采用上述技术手段，通过散热层可以提供半导体元件良好的散热效果。并且，通过在芯片与封装材料之间设置一层绝缘散热胶，绝缘散热胶可以在提供半导体元件良好的散热效果的同时保障元件的绝缘性，避免封装材料导电造成产品短路。此外，本申请实施例的封装材料采用环氧树脂和散热体混合构成，通过环氧树脂可以保护元件内部结构，避免腐蚀气体侵蚀，并通过离散设置的散热体进一步提供良好的散热效果。
一种半导体散热器件封装方法电子产品

[实用新型]芯片封装结构和电子产品-CN202120074514.7有效
发明人： 王琇如 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2021-01-12 - 公布日： 2021-09-10 - 主分类号： H01L29/423 文献下载
摘要：本实用新型公开一种芯片封装结构和电子产品，芯片封装结构包括：第一芯片本体，具有相互平行的第一表面和第二表面，所述第一表面形成有第一芯片电极；第二芯片本体，具有相互平行的第三表面和第四表面，所述第三表面至少部分显露于外部，且形成有第二芯片电极，并至少部分与所述第二表面贴合，以与所述第一芯片本体电连接，以使所述第一芯片电极与第二芯片电极之间电连接。本实用新型的芯片封装结构，有效地减少了该封装结构整体体积，以减少其占用PCB板的占用面积、空间。
芯片封装结构电子产品

[实用新型]一种智能功率模块及电力电子设备-CN202023046190.0有效
发明人：曹周;王琇如;唐和明;郑明祥;黄源炜 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-12-15 - 公布日： 2021-08-24 - 主分类号： H01L23/367 文献下载
摘要：本实用新型公开一种智能功率模块及电力电子设备,该智能功率模块包括：至少两个功率芯片，功率芯片为平面型的氮化镓芯片；功率芯片的电极均设于正面，背面设有绝缘的外延基底；引线框架，其包括基岛和若干引脚；若干功率芯片均设于基岛；功率芯片的背面固定于基岛的正面，电极通过电连接件与引脚电连接；封装体，其包封功率芯片，以及引线框架的一部分；基岛的背面、引脚露出封装体。该电力电子设备包括上述的智能功率模块。该智能功率模块，功率芯片采用平面型的氮化镓芯片，一基岛承载多个功率芯片，基岛的背面直接由封装体向外露出进行散热，无需对基岛进行绝缘隔离，从而提高了散热性能，降低了成本；该电力电子设备具有良好的散热性能。
一种智能功率模块电力电子设备

[实用新型]一种半导体器件封装结构-CN202021789761.7有效
发明人： 王琇如;唐和明 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-08-24 - 公布日： 2021-06-01 - 主分类号： H01L29/06 文献下载
摘要：本实用新型公开一种半导体器件封装结构，包括：半导体管芯，在其第一端上设有正面电极，在其第二端上设有背面电极，第一端与第二端相对；导电结合层；封装容器，其包括连接板和侧壁板；侧壁板由连接板延伸并弯折，以与连接板围成封装空间；半导体管芯设于封装空间内，半导体管芯的第二端通过导电结合层与连接板连接；侧壁板用于将背面电极与外部的电路载体电连接；在连接板接近半导体管芯的一端，和/或在半导体管芯接近连接板的一端设有凹槽，凹槽用于容纳导电结合层的材料。该半导体器件封装结构，采用了封装容器对半导体管芯进行封装，且在封装结构内设置了凹槽，以控制导电结合层周围的焊角的高度；该封装容器具有良好的散热效果，且封装可靠性得到提高。
一种半导体器件封装结构

[发明专利]一种功率模组制造方法及功率模组封装结构-CN202110038664.7在审
发明人： 王琇如 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2021-01-12 - 公布日： 2021-05-11 - 主分类号： H01L21/768 文献下载
摘要：本发明公开一种功率模组制造方法及功率模组封装结构，该功率模组制造方法包括：准备步骤、晶圆划片步骤、上载体步骤、第一互连步骤及第二互连步骤；该功率模组封装结构包括：载体；晶片堆叠体，其包括第一晶片，以及制备于第一晶片的顶部的第二晶片；第一晶片的顶部设有第一顶部电极，第二晶片的顶部设有第二顶部电极；第一晶片的底部固定于载体；第一电连接件，其将第一顶部电极与载体电连接；第二电连接件，其将第二顶部电极与第一顶部电极电连接。该功率模组制造方法，可缩短封装时间，提高封装效率，并且可缩小功率模组的封装尺寸；该功率模组封装结构，可缩小功率模组的封装尺寸，且第一晶片和第二晶片的平坦度可得到优化。
一种功率模组制造方法封装结构

[发明专利]一种半导体功率模组及半导体功率模组的封装方法-CN202110038666.6在审
发明人： 王琇如;唐和明 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2021-01-12 - 公布日： 2021-05-11 - 主分类号： H01L23/538 文献下载
摘要：本发明公开一种半导体功率模组及半导体功率模组的封装方法，该半导体功率模组包括：晶片载体；第一晶片，其底面通过第一结合层结合于晶片载体的顶面；第一晶片的底面设有第一底部电极，第一底部电极与晶片载体电连接；第一晶片的内部设有导电柱，导电柱的一端与第一底部电极电连接，另一端由第一晶片的顶面露出；第二晶片，其底面通过第二结合层结合于第一晶片的顶面；第二晶片的底面设有第二底部电极；第二底部电极通过导电柱与第一底部电极电连接。该封装方法用于封装上述半导体功率模组。本发明的半导体功率模组及半导体功率模组的封装方法，将不同功能的晶片堆叠封装，实现了晶片间的电性互连，同时缩小了产品尺寸，可满足更高的应用需求。
一种半导体功率模组封装方法

[发明专利]一种功率模块封装结构及功率模块制造方法-CN202110039127.4在审
发明人： 王琇如;唐和明 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2021-01-12 - 公布日： 2021-05-11 - 主分类号： H01L23/488 文献下载
摘要：本发明公开一种功率模块封装结构及功率模块制造方法，该功率模块封装结构包括：载体；功率晶片，其第一表面设有第一源极接点、第一栅极接点和第一漏极接点，第二表面设有第二源极接点、第二栅极接点和第二漏极接点；第一表面通过第一结合层结合于载体；第一表面的电极接点分别通过第一电连接件与载体电连接；第二表面的第二电极接点分别通过第二电连接件与载体电连接。该功率模块制造方法包括：准备步骤、第一结合步骤、第一电连步骤和第二电连步骤。该功率模块封装结构，对双面分别设有源极、栅极和漏极的功率晶片进行封装，在具备更多功能的同时，还可缩小体积；该功率模块制造方法，可制成具备更优性能且体积较小的功率模块封装结构。
一种功率模块封装结构制造方法

[发明专利]一种半导体模块的封装方法及半导体模块-CN202011531222.8在审
发明人： 王琇如;唐和明 -专利权人：杰群电子科技（东莞）有限公司
申请日： 2020-12-22 - 公布日： 2021-04-23 - 主分类号： H01L21/48 文献下载
摘要：本发明公开一种半导体模块的封装方法及半导体模块，该半导体模块的封装方法包括：准备步骤、第一结合步骤、压合步骤、第二结合步骤、穿孔步骤、导通步骤、撤板步骤以及刻图案步骤；该半导体模块包括：引线框架，其包括第一导电部；晶片，其结合于第一导电部；DAF层，其覆盖引线框架的正面以及晶片；金属层，其结合于基板的正面，其包括第二导电部；正面电极与第二导电部电连接；导电结构，其设于DAF层内；导电结构的一端与第一导电部电连接，导电结构将背面电极引至半导体模块的正面。该半导体模块的封装方法及半导体模块，将晶片嵌入基板内，产品更薄，产品尺寸更小，可提高元件密集度，可实现双面散热，提高了散热效果，电极均可由同一面引出。
一种半导体模块封装方法

1
2
3
4
5
下一页»
尾页
共 66 条