专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1709个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置及其形成方法-CN202210299700.X在审
  • 陈达 - 华邦电子股份有限公司
  • 2022-03-25 - 2023-02-17 - H10B12/00
  • 半导体装置及其形成方法,所述方法包括:形成第一保护条及第二保护条于半导体基板上。第一保护条及第二保护条在第一方向上延伸且垂直于第一方向的第二方向上交替地设置。第一保护条及第二保护条彼此间隔开。选择性地移除第一保护条的一部分以切割第一保护条。选择性地移除第二保护条的一部分以切割第二保护条。刻蚀半导体基板以形成沟槽。移除第一保护条及第二保护条的剩余部分。填充隔离材料层于沟槽中。隔离材料层定义多个条状主动区。形成电容接触件于每个条状主动区的两端上。本申请能够使用两种自对准双重图案化工艺,降低形成半导体装置的成本。
  • 半导体装置及其形成方法
  • [发明专利]动态随机存取存储器及其制造方法-CN202110797129.X在审
  • 陈皇男 - 华邦电子股份有限公司
  • 2021-07-14 - 2023-02-17 - H10B12/00
  • 本发明提供一种动态随机存取存储器及其制造方法。此动态随机存取存储器包括多个位线接触结构、多个位线结构、多个第一绝缘结构、电容接触结构、第一连接垫、第二绝缘结构及电容结构。位线结构沿着第一方向延伸。第一绝缘结构沿着与第一方向相交的第二方向延伸。电容接触结构位于两两位线结构与两两第一绝缘结构之间。第一连接垫形成于电容接触结构上。第二绝缘结构环绕第一连接垫,且第二绝缘结构的顶部宽度大于底部宽度。电容结构形成于第一连接垫上并且与第一连接垫电连接。
  • 动态随机存取存储器及其制造方法
  • [发明专利]存储器装置及其假信号预防方法-CN202210542721.X在审
  • 尹敏浩 - 华邦电子股份有限公司
  • 2022-05-18 - 2023-02-03 - G11C7/10
  • 本公开提供一种存储器装置及其假信号预防方法。存储器装置包含数据选通信号输入电路、传输信号产生电路、数据对准电路以及阻断电路。数据选通信号输入电路配置成输入数据选通信号。传输信号产生电路配置成回应于传输命令而产生具有与数据选通信号的上升沿或下降沿同步的脉冲的传输信号。数据对准电路配置成回应于所产生的传输信号而对准待传输的数据信号。阻断电路配置成根据在每次数据传输中计数的突发数目在数据选通信号的后同步时序上阻断数据选通信号的输入。
  • 存储器装置及其信号预防方法
  • [发明专利]电容器及其形成方法-CN202110849732.8在审
  • 萧郁苹;朴哲秀;郑俊鸿;庄惟捷;周炜超;阮彦旻 - 华邦电子股份有限公司
  • 2021-07-27 - 2023-02-03 - H10N97/00
  • 本发明提供一种电容器及其形成方法,该电容器包括位于基板上多个杯状下电极、顺应性覆盖杯状下电极内侧表面与外侧表面的电容介电层、覆盖电容介电层表面的上电极、以及位于杯状下电极外侧表面之间以连接杯状下电极的支撑层。上述电容器还包括退火氧化层,其夹设于杯状下电极的内侧表面与电容介电层之间,并夹设于杯状下电极的部分外侧表面与电容介电层之间。上述支撑层位于杯状下电极外侧表面之间以连接杯状下电极。上述支撑层包括上支撑层、中支撑层、以及下支撑层,其分别连接杯状下电极外侧表面的上部、中部以及下部。本发明还提供一种形成上述电容器的方法。
  • 电容器及其形成方法
  • [发明专利]半导体元件及其形成方法-CN202110843321.8在审
  • 周信宏;蔡高财 - 华邦电子股份有限公司
  • 2021-07-26 - 2023-02-03 - H10B41/00
  • 一种半导体元件及其形成方法,其中该方法包括:形成图案化介电层,包括字线预定区与拾取颈预定区,字线预定区与拾取颈预定区具有第一间距,且拾取颈预定区内的图案化介电层具有第二间距,其中第一间距小于或等于第二间距;于图案化介电层的侧壁上形成间隔物;将字线预定区的连接部的间隔物与字线预定区的其余部分的间隔物截断;形成遮罩图案,包括第一部分跨越连接部与拾取颈预定区,其中字线预定区的其余部分的间隔物与遮罩图案的第一部分具有间隔;以及形成虚设结构、字线、以及拾取颈,其中虚设结构位于字线和拾取颈之间,可以达到提升工艺容许度并降低制造成本的目标。
  • 半导体元件及其形成方法
  • [发明专利]扫描探针显微镜的承载系统-CN202110788265.2在审
  • 廖学钲 - 华邦电子股份有限公司
  • 2021-07-13 - 2023-01-17 - G01Q60/24
  • 本发明公开了一种用于一扫描探针显微镜的承载系统;其中承载系统包括:一载台、以及一固定器。载台包括:一载台顶面、以及一载台侧壁。载台顶面配置以承载一样本。载台侧壁从载台顶面延伸。固定器包括:一固定器固定部、以及一固定器连接部。固定器固定部配置以固定载台顶面上的样本。固定器连接部连接至固定器固定部,并固定到载台侧壁。样本的一待测区域显露于固定器固定部。
  • 扫描探针显微镜承载系统
  • [发明专利]存储元件及其制造方法-CN202110764196.1在审
  • 陈达 - 华邦电子股份有限公司
  • 2021-07-06 - 2023-01-06 - H10B63/00
  • 本发明提供一种存储元件包括:叠层结构、多个沟道层、源极线、位线、切换层以及介电柱。叠层结构具有交替堆叠的多个介电层与多个导体层。沟道层分别内埋在导体层中。源极线贯穿叠层结构,以在沟道层的第一侧与沟道层电性连接。位线贯穿叠层结构,以在沟道层的第二侧与沟道层耦接。切换层包覆位线,以在沟道层的第二侧与沟道层接触。介电柱贯穿沟道层,以将每一个沟道层分割成甜甜圈形状。另提供一种存储元件的制造方法。
  • 存储元件及其制造方法
  • [发明专利]随机数产生系统及其随机数产生方法-CN201710965357.7有效
  • 何文乔;柳弼相 - 华邦电子股份有限公司
  • 2017-10-17 - 2023-01-03 - G06F21/72
  • 本发明提供一种随机数产生系统及其随机数产生方法。随机数产生系统包括随机数产生器、随机遮罩电路、比特缩减逻辑电路及接收器。随机数产生器提供随机数列。随机遮罩电路接收随机数列以提供随机数遮罩数列及随机遮罩指示数列,其中随机遮罩指示数列中为第一逻辑准位的比特对应随机数遮罩数列中为高阻抗状态的比特。比特缩减逻辑电路接收随机数列及随机遮罩指示数列,以提供比对金钥。接收器接收随机数遮罩数列,以提供验证金钥,其中验证金钥相同于比对金钥。
  • 随机数产生系统及其方法
  • [发明专利]半导体存储器结构及其形成方法-CN202110696550.1在审
  • 卢建鸣;吴柏翰 - 华邦电子股份有限公司
  • 2021-06-23 - 2022-12-23 - H01L27/108
  • 本发明实施例提供一种半导体存储器结构,其包含半导体基板、设置于半导体基板上的位线、设置于位线一侧的介电衬层、设置于半导体基板上的电容接触件、以及设置于半导体基板上的填充件。位线沿着第一方向延伸。介电衬层包含设置于位线的侧壁上的第一氮化物衬层、设置于第一氮化物衬层的侧壁上的氧化物衬层、以及设置于氧化物衬层的侧壁上的第二氮化物衬层。在垂直第一方向的第二方向上,电容接触件借由第一氮化物衬层、氧化物衬层以及第二氮化物衬层与位线间隔。在第二方向上,填充件的宽度大于电容接触件的宽度。本发明实施例亦提供形成一种上述半导体存储器结构的方法。
  • 半导体存储器结构及其形成方法
  • [发明专利]干燥块结构以及存储装置-CN201910952484.2有效
  • 傅诚刚;纪柏任;庄子庆;朱特纬 - 华邦电子股份有限公司
  • 2019-10-09 - 2022-12-23 - B65D25/02
  • 本发明提供一种干燥块结构以及存储装置,包括本体以及保护层。本体具有蜂巢状的结构以及大致呈圆形的形状。保护层包覆本体,具有多孔的结构,并与本体一体成型。本发明通过将干燥块结构设计成与现有的晶片具有相似的形状,可允许直接将干燥块结构放置在现有的存储装置中,而不需改变存储装置的结构。此外,本发明的干燥块结构还可解决机器手臂拿取的问题,并且还可使传感装置容易传感到干燥块结构的位置,有利于进行自动化操作。
  • 干燥结构以及存储装置
  • [发明专利]半导体存储装置-CN202210655458.5在审
  • 両角直人 - 华邦电子股份有限公司
  • 2022-06-10 - 2022-12-20 - G11C16/04
  • 本发明提供一种半导体存储装置,实现高集成化且改善了可靠性。本发明的闪速存储器的位线选择电路(100)在位线(BL0~BL3)的列方向含有晶体管(BLSeO、BLSeE、BLSoO、BLSoE),经由这些晶体管来选择由偶数位线(BL0)与奇数位线(BL3)所构成的位线对,将与所选择的位线对邻接的位线(BL1、BL2)设为非选择的位线对,且将所选择的位线对(BL0、BL3)经由输出节点(BLS0、BLS1)连接于页面缓冲器/感测电路。
  • 半导体存储装置
  • [发明专利]半导体结构的制造方法-CN202110677055.6在审
  • 吴柏翰;蔡百钧;欧阳自明;李书铭 - 华邦电子股份有限公司
  • 2021-06-18 - 2022-12-20 - H01L21/8242
  • 本发明公开了一种半导体结构的制造方法,制造方法包括形成一材料迭层于衬底上并覆盖其阵列区及周边区;形成第一图案化遮罩层于材料迭层上;将第一图案化遮罩层的图案转移至材料迭层,而在阵列区及周边区中形成第一阵列图案及第一周边图案;提供第二图案化遮罩层于第一阵列图案及第一周边图案的上方,且第二和第一图案化遮罩层的图案错开;将第二图案化遮罩层的图案向下转移,而于阵列区与周边区中形成第一、第二牺牲图案;同时将第一阵列图案、第一牺牲图案、第一周边图案及第二牺牲图案进行图案转移,以分别在阵列区和周边区中形成第二阵列图案与第二周边图案。本发明所提出的半导体结构的制造方法可简化工艺步骤并降低成本。
  • 半导体结构制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top