“华邦电子股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果1709个，建议您升级VIP下载更多相关专利

[发明专利]板上芯片模块-CN202111037171.8在审
发明人：周晏铃;纪柏任;张威廷 -专利权人： 华邦电子股份有限公司
申请日： 2021-09-06 - 公布日： 2023-03-10 - 主分类号： H01L23/498 文献下载
摘要：一种板上芯片模块，包括芯片以及基板。芯片包括多个芯片接点。基板包括多个第一引脚以及多个第二引脚，所述多个第一引脚以及所述多个第二引脚分别耦接部分的所述多个芯片接点，其中，所述多个第一引脚沿第一轴线排列，所述多个第二引脚沿第二轴线排列，第一轴线与第二轴线之间具有第一轴线夹角，第一轴线夹角介于100°～170°之间。
芯片模块

[发明专利]半导体存储装置-CN201911092557.1有效
发明人：服部规男 -专利权人： 华邦电子股份有限公司
申请日： 2019-11-11 - 公布日： 2023-03-10 - 主分类号： G06F12/02 文献下载
摘要：本发明提供一种改善编程的可靠性的半导体存储装置。本发明的快闪存储器(100)包括存储控制器(200)及与非型的存储装置(300)。存储控制器(200)包括：电压检测部(210)，对电源电压下降至固定电压进行检测；SRAM(230)，存储将逻辑地址转换成物理地址的转换表；RRAM(240)，当在编程过程中由电压检测部(210)检测到固定电压时，存储正在进行编程的区块及页面的逻辑地址、及用于将所述逻辑地址转换成其他物理地址的转换信息；以及写入/选择器(220)，根据转换表或RRAM(240)的转换信息，将被输入的逻辑地址转换成物理地址，且在按照经转换的物理地址所选择的区块的页面中对数据进行编程。
半导体存储装置

[发明专利]存储器元件及其制造方法-CN201910044052.1有效
发明人：韦承宏;尤建祥;陈宏生 -专利权人： 华邦电子股份有限公司
申请日： 2019-01-17 - 公布日： 2023-03-10 - 主分类号： H10B41/30 文献下载
摘要：本发明提供一种存储器元件及其制造方法，所述存储器元件包括：基底、多个堆叠结构、保护层以及多个接触插塞。堆叠结构配置于基底上。保护层共形地覆盖堆叠结构的顶面与侧壁。接触插塞分别配置在堆叠结构之间的基底上。接触插塞中的一者包括窄部与位于窄部上的宽部。在上视图中宽部与其相邻的保护层之间相隔一距离。
存储器元件及其制造方法

[发明专利]电压调整器-CN202010807217.9有效
发明人：林志丰 -专利权人： 华邦电子股份有限公司
申请日： 2020-08-12 - 公布日： 2023-03-07 - 主分类号： G05F3/26 文献下载
摘要：本发明提供一种电压调整器。电压调整器包括主驱动级电路、第一预驱动电路、多个辅助驱动电路、第二预驱动电路以及比较及译码电路。主驱动级电路依据第一控制信号以提供输出电压的主驱动电流。各辅助驱动电路依据第二控制信号以决定是否提供输出电压的辅助驱动电流。第二预驱动电路依据启动信号以产生第二控制信号。比较及译码电路产生仿真驱动电流，依据参考电流以及计数码产生负载电流，比较仿真驱动电流以及负载电流以产生比较结果，并依据译码比较结果以产生启动信号。其中计数码依据比较结果来产生。
电压调整器

[发明专利]延迟锁相回路电路及其单位粗延迟选择方法-CN201811171849.X有效
发明人：金峻虎;孙启翔 -专利权人： 华邦电子股份有限公司
申请日： 2018-10-09 - 公布日： 2023-03-07 - 主分类号： H03L7/085 文献下载
摘要：本发明提供一种延迟锁相回路电路及其单位粗延迟选择方法。延迟锁相回路电路包括频率检测器与单位粗延迟选择器。频率检测器接收重置信号与时脉信号。频率检测器基于重置信号的时序位移与重置信号的依序延迟来执行取样操作，以检测时脉信号的时脉频率并产生多个决定信号。单位粗延迟选择器选择多个决定信号中具有最早转态时间的一个作为经选粗延迟信号，以控制延迟锁相回路电路的时序。
延迟回路电路及其单位选择方法

[发明专利]半导体存储装置-CN202210899471.5在审
发明人：金子二四三;妹尾真言;葛西央伦 -专利权人： 华邦电子股份有限公司
申请日： 2022-07-28 - 公布日： 2023-03-03 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种半导体存储装置，可实现错误检测、纠正的处理时间的缩短。本发明的闪存(100)具有NAND芯片(200)及ECC芯片(300)。NAND芯片(200)具有可在与ECC芯片(300)之间传输数据的、专用的输入输出端子(220)，ECC芯片(300)具有可在与NAND芯片(200)之间传输数据的、专用的输入输出端子(320)。在NAND芯片(200)中进行读出动作时，NAND芯片(200)经由专用的输入输出端子(220)将包含奇偶校验数据的读出数据传输至ECC芯片(300)，ECC芯片(300)基于奇偶校验数据进行读出数据的错误检测、纠正，将纠正数据经由输入输出端子(330)传输至控制器(400)。
半导体存储装置

[发明专利]半导体存储装置及读出方法-CN202210914989.1在审
发明人：金子二四三;妹尾真言;葛西央伦 -专利权人： 华邦电子股份有限公司
申请日： 2022-08-01 - 公布日： 2023-03-03 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种半导体存储装置及读出方法，可实现错误检测及纠正的处理的高速化且达成小型化。本发明的闪存(100)具有NAND芯片(200)及ECC芯片(300)。NAND芯片(200)包括存储器阵列、以及包含锁存器(L1)及锁存器(L2)的页缓冲/感测电路。ECC芯片(300)包含RAM_E、RAM_O，此RAM_E、RAM_O保持从NAND芯片(200)的锁存器(L1、L2)输出的读出数据，RAM_E保持第偶数个扇区的数据，RAM_O保持第奇数个扇区的数据，可通过使RAM_E或RAM_O交替保持扇区的数据从而削减RAM_E、RAM_O的数据尺寸。
半导体存储装置读出方法

[发明专利]半导体存储装置及半导体系统-CN202210722268.0在审
发明人：菅井研作 -专利权人： 华邦电子股份有限公司
申请日： 2022-06-24 - 公布日： 2023-03-03 - 主分类号： G06F3/06 文献下载
摘要：本发明提供一种半导体存储装置及半导体系统，具备对闪速存储器的擦除动作进行仿真的功能。本发明的电阻变化型存储器包括：存储单元阵列；控制器，根据输入的命令来进行存储单元阵列的读出或写入；擦除命令许可寄存器，设定是否能够接收擦除命令；以及忙碌时间调整寄存器，调整忙碌时间。在进行的是许可擦除命令的接收的设定的情况下，控制器对输入的擦除命令作出响应而对擦除动作进行仿真，且对包含经忙碌时间调整寄存器调整后的忙碌时间的忙碌信息进行规定。
半导体存储装置系统

[发明专利]半导体存储装置及读出方法-CN202210916892.4在审
发明人：金子二四三;妹尾真言;葛西央伦 -专利权人： 华邦电子股份有限公司
申请日： 2022-08-01 - 公布日： 2023-03-03 - 主分类号： G11C29/42 文献下载
摘要：本发明提供一种半导体存储装置及读出方法，可实现错误检测、纠正的处理时间的高速化且达成小型化。本发明的闪存(100)具有NAND芯片(200)及ECC芯片(300)。NAND芯片(200)具有：存储器阵列；页缓冲/感测电路，包含锁存器(L1)及锁存器(L2)；以及专用的输入输出端子(220)，可在与ECC芯片(300)之间进行数据传输。锁存器(L1)包含缓存器(C0、C1)，锁存器(L2)仅包含缓存器(C1)。锁存器(L1)的缓存器(C0)的数据及锁存器(L2)的缓存器(C1)的数据传输至ECC芯片(300)，响应从ECC芯片(300)输出开头地址的数据，而从存储器阵列读出下一页，读出的数据保持于锁存器(L1)。
半导体存储装置读出方法

[发明专利]存储器装置及其多数检测器-CN201810921723.3有效
发明人：中冈裕司 -专利权人： 华邦电子股份有限公司
申请日： 2018-08-14 - 公布日： 2023-02-28 - 主分类号： G11C7/10 文献下载
摘要：本发明提供存储器装置及其多数检测器。多数检测器包括上拉电路、第一开关、第二开关、多数个第一晶体管、多数个第二晶体管以及感测放大电路。上拉电路在一感测期间之前根据一控制信号提供第一电压至第一节点与第二节点。第一开关与第二开关分别在感测期间根据控制信号提供第二电压至第一节点及第二节点。第一晶体管的控制端分别接收数据信号的多个值的其中一者。第二晶体管的控制端分别接收该些值的其中一者的反向值。感测放大电路在感测期间依据第一节点以及第二节点间的电压差来产生感测结果，且感测结果指出该些值中占多数的值。
存储器装置及其多数检测器

[发明专利]产生双图案光罩的处理方法以及其记录媒体-CN201811590601.7有效
发明人：黄建清;曾士珉 -专利权人： 华邦电子股份有限公司
申请日： 2018-12-20 - 公布日： 2023-02-28 - 主分类号： G03F1/70 文献下载
摘要：本发明提供一种产生双图案光罩的处理方法。处理方法包括取得接触窗分布图案，该接触窗分布图案包含多个接触窗。对该多个接触窗依照接触窗种类分类成阵列型、成对型、或是独立型的多个接触窗区块。拆解该多个接触窗成为第一图案群与第二图案群，其之间是交叉配置。第一图案群与该第二图案群的接触窗数量在误差范围内是一致。检查该第一图案群与该第二图案群是否有相邻二接触窗之间的距离小于最小距离，如果有改变该相邻二接触窗其一的当前图案群。输出该第一图案群或该第二图案群，以进行制造对应的第一光罩与第二光罩。
产生图案处理方法及其记录媒体

[发明专利]图案特征的识别方法-CN201910121149.8有效
发明人：黄靖雅;洪佐桦 -专利权人： 华邦电子股份有限公司
申请日： 2019-02-19 - 公布日： 2023-02-28 - 主分类号： G03F1/36 文献下载
摘要：本发明提供一种图案特征的识别方法，其识别结果应用于光学邻近效应校正，所述图案特征的识别方法包括提供多个具有参考图案特征的参考图像，再通过图像识别装置对参考图像进行识别与分类，并存储识别结果。然后，通过图像识别装置将具有实际图案特征的图像与存储的识别结果进行比对，以将具有实际图案特征的图像进行识别与分类。通过图像识别装置根据分类的结果来计算实际图案特征的角度特征值和/或距离特征值，以得到图案特征的识别结果。
图案特征识别方法

[发明专利]存储装置的拾取结构及其制造方法-CN202110948999.2在审
发明人：林宗玮;廖俊谚;吴昆哲;杨政达;吴俊昇 -专利权人： 华邦电子股份有限公司
申请日： 2021-08-18 - 公布日： 2023-02-24 - 主分类号： H10B41/41 文献下载
摘要：本发明提供一种存储装置的拾取结构及其制造方法，存储装置的拾取结构包括基板以及多个拾取电极条。基板具有存储器单元区及其相邻的周边拾取区。拾取电极条平行于第一方向，且沿不同于第一方向的第二方向延伸排列于基板上。每一拾取电极条包括位于周边拾取区的主体部以及自主体部延伸至存储器单元区的延伸部。主体部由第一掩膜层的多个叉子形图案所定义。延伸部具有宽度小于主体部的宽度，且具有侧壁表面切齐于主体部的侧壁表面。
存储装置拾取结构及其制造方法

[发明专利]半导体结构及其形成方法-CN202110941139.6在审
发明人：陈彦樵 -专利权人： 华邦电子股份有限公司
申请日： 2021-08-17 - 公布日： 2023-02-17 - 主分类号： H01L23/544 文献下载
摘要：本申请公开了一种半导体结构及其形成方法；其中，所述半导体结构，包含设置于基底之上的多个垂直导电部件、以及设置于垂直导电部件之上的多个水平导电部件。水平导电部件包含分别电连接第一垂直导电部件和第二垂直导电部件的第一导线以及第二导线、设置于第一垂直导电部件与第二导线之间的第一导电区段、以及设置于第一导线与第二垂直导电部件之间的一第二导电区段。第一导电区段与垂直导电部件电性隔离，且第二导电区段与垂直导电部件电性隔离。
半导体结构及其形成方法

[发明专利]静电放电防护电路-CN202110945457.X在审
发明人：吴乃圣;王昭龙;林佳龙 -专利权人： 华邦电子股份有限公司
申请日： 2021-08-17 - 公布日： 2023-02-17 - 主分类号： H02H9/00 文献下载
摘要：本发明提供一种静电放电防护电路，包括第一电阻、第一晶体管、第二电阻以及第二晶体管。第一电阻具有第一端耦接至第一电源轨线。第一晶体管具有第一端耦接至第一电源轨线，第一晶体管的控制端耦接至第一电阻的第二端。第二电阻耦接在第一晶体管的第二端与第二电源轨线间。第二晶体管具有第一端耦接至第一电源轨线，第二晶体管的控制端耦接至第一晶体管的第二端，第二晶体管的第二端耦接至第二电源轨线。
静电放电防护电路