“隋翔宇”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果22个，建议您升级VIP下载更多相关专利

[实用新型]一种384微孔板上样辅助装置-CN202221665086.6有效
发明人：张燕妮;吴国豪;隋翔宇;丁佐佑 -专利权人：复旦大学附属中山医院
申请日： 2022-06-29 - 公布日： 2023-05-23 - 主分类号： G01N35/10 文献下载
摘要：本实用新型属于生物试验设备技术领域，公开了一种384微孔板上样辅助装置。该384微孔板上样辅助装置包括盒体、指示条和多个标记按键，盒体为长方体结构，盒体具有容置仓，容置仓用于容置384微孔板；指示条可选择地设于盒体的上表面，指示条用于对384微孔板分区标记；标记按键与384微孔板的微孔一一对应设置，标记按键包括第一标记按键和第二标记按键，第一标记按键设于盒体的长度方向的外周面，第二标记按键设于盒体的宽度方向的外周面，按压标记按键能对微孔进行标记。本实用新型提供的384微孔板上样辅助装置，精确确定微孔位置，防止加样过程中出现漏加或错加。
一种 384 微孔板上样辅助装置

[实用新型]一种实验动物牵拉固定装置-CN202222005384.9有效
发明人：刘皓;张燕妮;隋翔宇;严明月;谈善军;吴国豪 -专利权人：复旦大学附属中山医院
申请日： 2022-08-01 - 公布日： 2023-03-28 - 主分类号： A61D3/00 文献下载
摘要：本实用新型公开了一种实验动物牵拉固定装置，包括：第一固定单元，可拆卸式固定在外部的固定部件上；第二固定单元，用于夹持固定实验动物的部分身体部位；弹性牵拉单元，弹性连接在所述第一固定单元和第二固定单元之间；当手动对所述实验动物的另一部分身体进行牵拉时，所述弹性牵拉单元能够使第一固定单元和第二固定单元弹性张紧，以使所述实验动物暴露出需要操作的身体部位。本实用新型通过手动牵拉实验动物的一侧，实验动物的另一侧经第二固定单元和弹性牵拉单元与第一固定单元弹性连接，从而可以使实验动物暴露出需要操作的身体部位，其具有结构简单、操作方便、减少实验耗时、减少对动物的伤害等优点。
一种实验动物牵拉固定装置

[发明专利]一种具有循环散热功能计算机网络控制柜-CN202210973325.2在审
发明人：徐源;隋翔宇;赵岱 -专利权人：徐源
申请日： 2022-08-15 - 公布日： 2022-12-13 - 主分类号： H05K7/20 文献下载
摘要：本发明公开了一种具有循环散热功能计算机网络控制柜，涉及网络控制机柜相关技术领域，包括柜体，所述柜体内的下部固定连接有内部底板，内部底板的顶端固定设有安装机构，柜体的内壁设有水冷组件，柜体的顶端设有水冷切换组件，水冷切换组件与水冷组件相连接；所述水冷组件包括固定设置于柜体内壁的水冷支管，水冷支管设有多个，水冷支管的两端均固定连接有水冷主管；本发明通过设置第一风机、进气槽以及通风内腔能够对带动柜体内部空气流动从而实现基础散热，通过设置水冷组件能够对柜体内部实现水冷式的循环散热，能够进一步的提高散热效果，通过设置水冷切换组件能够增加水冷散热的稳定性和持久性，散热效果明显，散热效果好。
一种具有循环散热功能计算机网络控制

[实用新型]适用于火花机可拆卸组合式的电极-CN202121369963.0有效
发明人：张楠楠;王富有;隋翔宇;闫锐坤 -专利权人：青岛金科模具有限公司
申请日： 2021-06-18 - 公布日： 2022-01-21 - 主分类号： B23H7/26 文献下载
摘要：本实用新型公开了适用于火花机可拆卸组合式的电极，属于轮胎制造技术领域。通过将电极和电极底座设置成可拆卸式，并将电极片镶嵌在电极基体上；由于电极片方便制作，通过更换电极片来代替电极雕铣加工，可以大幅降低加工时间。解决了在轮胎模具上加工数字(或者字母)的电极加工问题，能够保证标识笔划一致，质量稳定，且成本低廉。组合式的电极应用于重复性较高的标识类电极，在提高一致性的前提下，减少了加工时间及成本，使用也更加方便快捷，满足了日益提高的模具加工进度要求。
适用于火花机可拆卸组合式电极

[发明专利]半导体器件及其制造方法-CN201810231866.1有效
发明人： 隋翔宇;陆智勇;赵新梅;王恩博;霍宗亮;王孝进 -专利权人：长江存储科技有限责任公司
申请日： 2018-03-20 - 公布日： 2021-07-13 - 主分类号： H01L27/11551 文献下载
摘要：本发明公开了一种半导体器件，包括:衬底；导体/绝缘体叠层，设置在衬底上，由导电层和绝缘层沿第一方向交替堆叠构成，包括沿第二方向并排设置的核心区和台阶区，核心区沿所述第一方向的厚度不变，台阶区沿第一方向的厚度随着与核心区在第二方向的距离的增大而递减；第一方向为垂直于衬底表面的方向，第二方向为平行于所述衬底表面的方向；多个存储沟道区，沿第一方向垂直贯穿导体/绝缘体叠层的核心区；多个虚设沟道区，沿第一方向垂直贯穿导体/绝缘体叠层的台阶区，与衬底接触；多个虚设沟道区由绝缘材料构成。本发明利用掩模分别刻蚀、填充核心区和台阶区，避免了台阶区底部外延层生长缺陷，提高了器件的可靠性。
半导体器件及其制造方法

[发明专利]存储结构及其制作方法-CN201810209625.7有效
发明人：何佳;霍宗亮;夏志良;隋翔宇;陆智勇;龚睿;洪培真;刘藩东;吴娴 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2018-03-14 - 公布日： 2020-11-20 - 主分类号： H01L27/11578 文献下载
摘要：本发明公开了一种存储结构及其制作方法，所述制作方法包括：提供一形成有沟槽的半导体结构；形成一多层薄膜层，所述多层薄膜层包括在所述半导体结构的顶部、所述沟槽的侧壁和底部的表面形成的第一介质层、覆盖所述第一介质层的电子储存层、以及覆盖所述电子储存层的第二介质层；刻蚀部分所述多层薄膜层，保留所述沟槽侧壁的多层薄膜层，并至少暴露出部分所述沟槽底部的所述电子储存层；去除所述沟槽底部的所述电子储存层。本发明通过去除所述沟槽底部的所述电子储存层，可以防止在所述沟槽底部的所述电子储存层中出现电子储存的现象，提高存储结构的性能。
存储结构及其制作方法

[发明专利]三维存储器的制作方法-CN201710733237.4有效
发明人：赵新梅;霍宗亮;唐兆云;隋翔宇;陆智勇;江润峰;王香凝;石晓静;王攀;王猛;闫伟明 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-24 - 公布日： 2020-04-14 - 主分类号： H01L21/311 文献下载
摘要：一种三维存储器的制作的方法，采用一步干蚀刻法，包括：蚀刻顶层多晶硅，停留在氮化物上；然后蚀刻硬掩膜SiN层，停留在氧化物上。其中蚀刻剂需要对SiN与氧化物具有高选择性，以使得氧化物的损失小于50埃。通过采用一步干蚀刻法，减少CMP的使用，以及取代通过湿蚀刻除去硬掩膜SiN，有利于消除了CMP工艺中的负载效应引起的不同阵列区域厚度的变化，同时有利于简化工艺，降低成本。
三维存储器制作方法

[发明专利]半导体结构及其形成方法-CN201810447748.4有效
发明人：崔梦豪;隋翔宇;张高升;张慧;赵治国;陆智勇;王香凝;周同;赵新梅;王攀 -专利权人：长江存储科技有限责任公司
申请日： 2018-05-11 - 公布日： 2019-08-06 - 主分类号： H01L27/11551 文献下载
摘要：本发明涉及一种半导体结构及其形成方法，所述半导体结构包括：提供衬底，所述衬底具有背对的正面和背面，所述衬底的正面上形成有堆叠结构及至少覆盖所述堆叠结构侧面的介质层，所述堆叠结构包括沿垂直于所述衬底的方向交错堆叠的若干层绝缘层和若干层牺牲层；至少在所述衬底的背面上形成第一应力层。所述第一应力层能够抵消衬底翘曲的应力，从而减少衬底翘曲的曲率，提高产品良率。
衬底半导体结构堆叠结构衬底翘曲应力层背面绝缘层曲率产品良率交错堆叠介质层牺牲层背对抵消垂直侧面覆盖

[发明专利]一种形成栅极沟道的方法及对应的半导体结构-CN201610473868.2有效
发明人： 隋翔宇;唐兆云;高晶;霍宗亮;陆智勇;许刚;洪培真;龚睿;刘藩东;何佳 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2016-06-24 - 公布日： 2019-04-30 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及三维器件制作领域，尤其涉及一种形成栅极沟道的方法及对应的半导体结构，通过在堆栈结构中预埋对准标记，沉积硬掩模层并蚀刻使得该硬掩模层至少覆盖位于对准标记上方；然后沉积吸光膜，并蚀刻使得该吸光膜于对准标记上方具有一开口；接着进行对位测量，标记出栅极沟道对应于对准标记在硬掩模层上的待蚀刻标记；再根据该待蚀刻标记进行蚀刻以形成栅极沟道。本发明通过打开位于对准标记上方的吸光膜，使得在进行对位测量时入射光能够顺利穿透并反射，从而能够精准地量测出对准标记的位置，以保证沟道蚀刻时栅极图案的精确转移。
一种形成栅极沟道方法对应半导体结构

[发明专利]一种提高深度一致性的多晶硅插塞形成方法-CN201710755338.1有效
发明人： 隋翔宇;唐兆云;陆智勇;赵新梅;江润峰;程媛;王家友 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-29 - 公布日： 2019-02-22 - 主分类号： H01L27/11526 文献下载
摘要：本发明提供了一种提高深度一致性的多晶硅插塞形成方法，所述方法在沟道孔中进行插塞氧化物填充不采用回刻工艺，而是在进行平坦化处理后沉积形成插塞的多晶硅；在对形成插塞的多晶硅进行p类型掺杂的离子注入；并利用光刻掩膜在沟道孔顶部进行高浓度的N类型掺杂(N+)的离子注入；从而形成顶部具有PN结结构的多晶硅插塞。通过上述方法，从而形成PN结的方式替代现有回刻插塞氧化物并沉积多晶硅的方法提高了多晶硅插塞深度的一致性；使得多晶硅插塞深度一致性的提高，从而顶部选择栅极(TSG)的开启电压(Vt)一致性更好，从而提高了3D NAND闪存的性能。
一种提高深度一致性多晶硅插塞形成方法

[发明专利]3D NAND闪存沟道孔的制备方法及3D NAND闪存-CN201710740880.X有效
发明人：唐兆云;隋翔宇;陆智勇;赵新梅 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-25 - 公布日： 2019-02-12 - 主分类号： H01L27/11573 文献下载
摘要：本发明提供了3D NAND闪存沟道孔的制作方法及3D NAND闪存，所述方法包括：在衬底堆叠结构的沟道孔中沉积，分别形成阻挡层、存储层和隧穿层；然后进行第一层多晶硅层的沉积；对第一层沉积的多晶硅层进行低温自由基氧化，以形成掩蔽氧化层；对沟道孔底部的掩蔽氧化层、第一层多晶硅层、隧穿层、存储层和阻挡层进行刻蚀，直至漏出硅外延层并过刻蚀该硅外延层一定深度；去除掩蔽氧化层，并进行第二层多晶硅沉积前预清洗；进行第二层多晶硅层的沉积。由于采用了低温自由基氧化工艺形成掩蔽氧化层及采用稀氢氟酸进行第二层多晶硅沉积前的预清洗，省去多晶硅回刻步骤，形成均匀性好，高质量的沟道孔多晶硅层，并且成本低，可靠性高。
dnand 闪存沟道制备方法

[发明专利]一种提高底部选择栅极下氧化物厚度均一性的方法-CN201710755336.2有效
发明人： 隋翔宇;唐兆云;赵治国;陆智勇;王攀;江润峰;王香凝;赵新梅;石晓静;王恩博 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-29 - 公布日： 2019-01-29 - 主分类号： H01L27/1157 文献下载
摘要：本发明提供了一种提高底部选择栅极下氧化物厚度均一性的方法，所述方法在衬底上底部选择栅极(BSG)的边缘和中心区域的底部选择栅极(BSG)下部氧化物的基础上沉积氮化硅作为保护层，避免了在刻蚀堆叠结构形成核心区域台阶结构时的高温和富氢(H)环境下将氮化硅(SIN)牺牲层的边缘区域氧化成氮氧化硅(SION)，从而使得后续湿法刻蚀氧化底部选择栅极(BSG)氮化硅(SIN)牺牲层的边缘和中心区域的厚度均一性更好，进而使得后续底部选择栅极(BSG)的厚度均一性更好，从而提高底部选择栅极(BSG)的击穿电压(BV)，防止击穿失效，从而提高了3D NAND闪存的性能。
一种提高底部选择栅极氧化物厚度均一方法

[发明专利]一种三维计算机闪存设备及其制作方法及缓冲层制作方法-CN201710772504.9有效
发明人：王家友;吴俊;吴关平;隋翔宇 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-31 - 公布日： 2019-01-04 - 主分类号： H01L27/11551 文献下载
摘要：本发明公开了一种三维计算机闪存设备及其制作方法及缓冲层制作方法，该制作方法包括：提供一衬底；在衬底表面形成堆叠结构，堆叠结构具有多层氧化层以及多层氮化层，氧化层与氮化层交替排布；形成贯穿堆叠结构，且延伸至衬底表面内的第一沟道通孔；第一沟道通孔的宽度由底部至顶部逐渐增大；在第一沟道通孔暴露的衬底的表面形成通道结构；在第一沟道通孔侧壁以及通道结构表面形成功能层；在功能层的表面形成缓冲层，缓冲层的底部厚度最小，其侧壁的厚度由底部至顶部逐渐增大；形成贯穿缓冲层的底部以及功能层的底部的第二沟道通孔，露出部分通道结构。本发明技术方案可以完全避免功能层受到刻蚀损伤，提高了器件的可靠性。
一种三维计算机闪存设备及其制作方法缓冲

[发明专利]防止SEG损坏的3D NAND制备方法及获得的3D NAND闪存-CN201710726112.9有效
发明人：陆智勇;隋翔宇;王香凝;唐兆云;江润峰 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-22 - 公布日： 2019-01-01 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供了防止SEG损坏的3D NAND制备方法及获得的3D NAND闪存，所述方法包括，在所述周边区域器件的制备过程中，采用低温氧化法生成周边区域栅极硬掩膜氧化物并在衬底背面形成氧化物膜层，并控制衬底背面清洗工艺，使得衬底背面的硬掩膜氧化物保留至沟通孔制备工艺；从而防止电荷产生，防止磷酸刻蚀过程中发生电化学反应而对SEG造成损坏。进而可以防止3D结构的崩塌，并且降低BSG失效率；获得更高的产品收得率。
防止 seg 损坏 dnand 制备方法获得闪存

[发明专利]一种3D NAND闪存沟道孔多晶硅连接层形成方法-CN201710724646.8有效
发明人：陆智勇;王香凝;唐兆云;隋翔宇;程媛;李冠男;王家友;赵新梅;赵治国;王猛 -专利权人：长江存储科技有限责任公司
申请日： 2017-08-22 - 公布日： 2018-12-14 - 主分类号： H01L27/1157 文献下载
摘要：本发明提供了一种3D NAND闪存沟道孔多晶硅连接层形成方法，所述形成方法至少省去第二层多晶硅沉积前的预清洗步骤；优选省去第一层多晶硅回刻以及沉积氧化物保护层的步骤。由于没有第一层多晶硅，使得第二层多晶硅在沟道侧壁、在ONO叠层拐角和硅外延层(SEG)上的沉积厚度一致性更好，特别是在ONO叠层拐角处较现有技术提高了厚度，并且长度缩短，从而降低了此处过薄和断裂导致的器件开启电流(I_on)过小或为0的风险；从而提高器件的性能并提高产品良率。
一种 dnand 闪存沟道多晶连接形成方法

1
2
下一页»
尾页
共 22 条