“胁坂伸治”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置以及半导体装置的制造方法-CN202010977265.2在审
发明人： 胁坂伸治 -专利权人：青井电子株式会社
申请日： 2020-09-16 - 公布日： 2021-03-19 - 主分类号： H01L23/31 文献下载
摘要：本发明实现安装有在背面侧具有电极的半导体元件的半导体装置的小型化、薄型化。半导体装置具备：第一半导体元件，其在主面侧具有第一电极，并在背面侧具有第二电极；基材，其设有与第一电极连接的连接导体；密封树脂，其设置在基材上，将第一半导体元件进行密封；以及第一过孔，其设于密封树脂，并与第一半导体元件的第二电极电连接。
半导体装置以及制造方法

[发明专利]半导体装置以及半导体装置的制造方法-CN201910626207.2在审
发明人： 胁坂伸治;河野一郎;冈田修;福岛正人 -专利权人：青井电子株式会社
申请日： 2019-07-11 - 公布日： 2020-01-21 - 主分类号： H01L23/498 文献下载
摘要：在层叠多个半导体芯片来构成的半导体装置中，在半导体芯片的散热不足的情况下，动作因热量而不稳定。半导体装置(80)具备：布线层(22)；主面经由第一连接部(28)而与布线层(22)连接的第一半导体芯片(25)；在俯视时配置于第一半导体芯片(25)的外侧并沿与布线层(22)垂直的方向延伸的多个导电接线柱(24)；连接于第一半导体芯片(25)的与主面相反一侧的背面和多个导电接线柱中的至少一个(24G)的导热部件(30)；与第一半导体芯片的背面以外的面、布线层及导电接线柱的侧面相接的密封树脂(29)；以及经由第二连接部(71)而与导电接线柱的与布线层相反的一侧的端部连接的第二半导体芯片(125)。
半导体芯片布线层导电接线柱半导体装置主面背面第二连接部第一连接部导热部件端部连接方向延伸密封树脂垂直的散热俯视侧面配置

[发明专利]半导体装置及半导体装置的制造方法-CN201910609911.7在审
发明人： 胁坂伸治;河野一郎;冈田修;福岛正人 -专利权人：青井电子株式会社
申请日： 2019-07-08 - 公布日： 2020-01-17 - 主分类号： H01L21/56 文献下载
摘要：在一个再配线层层叠两个半导体芯片的情况下，用于将远离再配线层的一侧的半导体芯片和再配线层相连的接线柱变长，生产性变差。本发明提供半导体装置及半导体装置的制造方法，该半导体装置具备：配线层；连接于配线层的第一半导体芯片；俯视时配置于第一半导体芯片的外侧的第二导电接线柱；连接于第二导电接线柱的第二半导体芯片；以及与配线层相接且覆盖第一半导体芯片及第二半导体芯片的密封树脂，第二导电接线柱包括：配置于配线层侧，由低电阻金属构成且沿第一方向延伸的配线侧接线柱；配置于第二半导体芯片侧，由低电阻金属构成，且沿第一方向延伸的芯片侧接线柱；以及配置于配线侧接线柱与芯片侧接线柱之间且由低熔点金属构成的中间部。
半导体芯片接线柱配线层半导体装置导电接线柱配线低电阻金属方向延伸再配线层配置芯片低熔点金属密封树脂生产性中间部变差俯视覆盖制造

[发明专利]半导体器件及其制造方法-CN201110164707.2无效
发明人： 胁坂伸治 -专利权人：卡西欧计算机株式会社
申请日： 2011-06-10 - 公布日： 2011-12-14 - 主分类号： H01L23/488 文献下载
摘要：一种半导体器件，包括：半导体芯片(1)，所述半导体芯片(1)包括模式设置端子(15d，15e，15f)以及分别连接至所述模式设置端子(15d，15e，15f)的模式设置配线(20d，20e，20f)；密封层(43)，所述密封层(43)覆盖所述半导体芯片(1)并且还覆盖第一模式设置配线的焊盘，所述第一模式设置配线是模式设置配线(20d，20e，20f)中的一个，所述密封层(43)包括形成在第二模式设置配线的焊盘上方的模式设置过孔，所述第二模式设置配线是所述模式设置配线中的一个并且与所述第一模式设置配线不同；模式设置掩埋导体，所述模式设置掩埋导体被设置在所述模式设置过孔以内，以连接至所述第二模式设置配线；以及模式设置导电图案，所述模式设置导电图案连接至所述模式设置掩埋导体并且被设置在所述第一模式设置配线的所述焊盘上方的所述密封层(43)上。
半导体器件及其制造方法

[发明专利]半导体结构体、半导体结构体的制造方法及半导体装置-CN201110076666.1有效
发明人： 胁坂伸治 -专利权人：卡西欧计算机株式会社
申请日： 2011-03-29 - 公布日： 2011-11-09 - 主分类号： B81B7/02 文献下载
摘要：一种半导体结构体，提高嵌入有在电子电路的周围需要空间的半导体结构体的半导体装置的生产性。半导体结构体具有：半导体基板，在规定区域中设有电子电路；配线，设在上述半导体基板上的上述规定区域的外部；外部连接用电极，设在上述配线上；密封树脂，设置为，使其将上述外部连接用电极的侧面覆盖；壁，夹在上述电子电路及上述密封树脂之间。
半导体结构制造方法装置

[发明专利]半导体结构体及半导体结构体的制造方法-CN201110076347.0有效
发明人： 胁坂伸治 -专利权人：卡西欧计算机株式会社
申请日： 2011-03-29 - 公布日： 2011-11-09 - 主分类号： B81B7/02 文献下载
摘要：本发明提供一种半导体结构体，使在电子电路周围需要光透射部的半导体结构体的生产性提高。半导体结构体包含：在规定区域设有电子电路的半导体基板；围绕上述半导体基板上的规定区域而形成的壁；设在上述半导体基板上的上述规定区域外部的配线；设在上述配线上的外部连接用电极；在上述壁的外部填充的、用于密封上述配线的密封树脂；在上述壁的内部填充的、用于密封上述规定区域的透明树脂。
半导体结构制造方法

[发明专利]半导体器件的制造方法-CN200810184397.9无效
发明人： 胁坂伸治;金子纪彦 -专利权人：卡西欧计算机株式会社
申请日： 2008-12-12 - 公布日： 2009-06-17 - 主分类号： H01L21/00 文献下载
摘要：本发明提供一种半导体器件的制造方法，准备分别具有包含低介电常数膜布线层叠构造部(3)、并且平面尺寸不同的多个半导体形成区域(22a、22b)的晶片加工体。在所需半导体形成区域(22a)的切割道(23)上及其直线延长上，照射激光束，去除所需半导体形成区域(22a)及非所需半导体形成区域(22b)的低介电常数膜布线层叠构造部(3)的一部分区域，来形成沟槽(25、26、42、43)，在非所需半导体形成区域(22b)内形成的沟槽(26、43)内及低介电常数膜布线层叠构造部(3)上形成保护膜(9)。在保护膜(9)上，形成上层布线(11)及密封膜(15)，将半导体晶片(21)沿着切割道(23)进行切断。
半导体器件制造方法

[发明专利]半导体元件形成用衬底及半导体元件的制造方法-CN200710078997.2无效
发明人： 胁坂伸治;金子纪彦;儿谷昭一 -专利权人：卡西欧计算机株式会社
申请日： 2007-02-16 - 公布日： 2007-08-29 - 主分类号： H01L23/485 文献下载
摘要：本发明提供半导体元件形成用衬底及半导体元件的制造方法。对具备半导体元件形成区域(1A)及平面尺寸与该半导体元件区域(1A)相同的校准标记形成区域(21A)的晶片状态的硅衬底(2)通过电解电镀形成柱状电极时，在半导体元件形成区域(1A)形成多个柱状电极(10)，在校准标记形成区域(21A)形成校准用柱状电极(22、23)及多个虚设柱状电极(24)。此时，通过形成虚设柱状电极(24)，电镀电流可以不局部地集中增大。
半导体元件形成衬底制造方法

[发明专利]半导体元件-CN200610162516.1有效
发明人： 胁坂伸治;伊藤智宏;横山茂;桑原治 -专利权人：卡西欧计算机株式会社
申请日： 2004-05-26 - 公布日： 2007-04-25 - 主分类号： H01L23/485 文献下载
摘要：本发明涉及半导体元件，在柱电极形成后，能可靠地识别调整标记，并高效率地进行调整，其具有：半导体衬底，具有多个半导体元件形成区域及至少一个调整标记形成区域；多个连接焊盘；绝缘膜；多个柱电极；及用于进行暂时调整的暂时调整用柱电极和用于进行正式调整的正式调整用柱电极，形成在各调整标记形成区域内的绝缘膜的上侧，而且个数少于在各半导体元件形成区域内形成的柱电极，正式调整用柱电极的平面尺寸小于暂时调整用柱电极；密封膜，由有机树脂形成，且形成在各个半导体元件形成区域内的柱电极之间、并在各调整标记形成区域内的调整用柱电极的外部；其中，各调整用柱电极的上表面被露出到外部，而且与密封膜的上表面成齐平面。
半导体元件

[发明专利]半导体器件及其制造方法-CN200480021710.7有效
发明人： 胁坂伸治;定别当裕康;若林猛;三原一郎 -专利权人：卡西欧计算机株式会社
申请日： 2004-11-10 - 公布日： 2006-09-06 - 主分类号： H01L23/538 文献下载
摘要：第一半导体元件(4)贴装在底板(1)上面，并且处于其外围由绝缘元件(16)覆盖并且其上表面由上部绝缘膜(17)覆盖的密封状态中。形成于上部绝缘膜(17)上面的上部布线层(20，24)和通过下部绝缘膜(31，34)形成于底板(1)下面的下部布线层(33，37)通过导体(43)相连。第二半导体元件(40)露出贴装，并与下部布线层(33，37)相连。
半导体器件及其制造方法

[发明专利]半导体装置-CN200410104735.5有效
发明人： 胁坂伸治;定别当裕康 -专利权人：卡西欧计算机株式会社
申请日： 2004-09-16 - 公布日： 2005-05-25 - 主分类号： H01L21/60 文献下载
摘要：一种半导体装置，其中利用由树脂等形成的基板(1)、绝缘层(17)和第1、第2上层绝缘膜(17、18)覆盖具有硅基板(4)、柱状电极(14)和散热用柱状电极(15)的半导体构成体(2)的下表面、侧表面及上表面。还有，通过第2上层绝缘膜(25)的开口部(28)使连接于半导体构成体(2)的散热用柱状电极(15)(包含散热用再布线(13)和散热用基底金属层(12))的散热层(23)(包含散热用基底金属层(22))露出到外部。由此能够改善散热性。根据本发明可以提供一种被绝缘材料覆盖整个表面的半导体装置，其散热性良好。
半导体装置

[发明专利]半导体封装及其制造方法-CN200410047545.4有效
发明人：若林猛;胁坂伸治 -专利权人：卡西欧计算机株式会社
申请日： 2004-05-21 - 公布日： 2005-02-02 - 主分类号： H01L21/60 文献下载
摘要：本发明提供一种能提高外部连接用的电极和布线的电连接的可靠性的半导体封装及其制造方法。所谓CSP的半导体结构体(2)通过粘接层(3)而粘接在基片(1)的上面中央部上。在基片(1)的上面由树脂构成的矩形框状的绝缘层(14)被设置成其上面与半导体结构体(2)的上面大致在同一面上。在半导体结构体(2)和绝缘膜(14)的上面，使预浸材料完全固化而形成的绝缘膜(15)设置成使其上面形成平坦状态。在绝缘膜(15)的上面，设置了把金属片制作成图形而构成的上层再布线(16)。在此情况下，与上层再布线(16)的下面形成一体的尖头向下圆锥形状的凸起电极(17)，在进入到绝缘膜(15)内的状态下与柱状电极(12)的上面中央部相连接。
半导体封装及其制造方法

[发明专利]半导体元件及其制造方法-CN200410063160.7有效
发明人： 胁坂伸治;伊藤智宏;横山茂;桑原治 -专利权人：卡西欧计算机株式会社
申请日： 2004-05-26 - 公布日： 2005-02-02 - 主分类号： H01L23/48 文献下载
摘要：本发明涉及半导体元件及其制造方法。在进行用于形成柱电极的抗电镀膜的曝光时，首先，利用柱电极形成用第1曝光掩模(24)，对半导体元件形成区域(21)和调整标记形成区域(22)进行分步曝光。然后，利用调整用柱电极形成用的第2曝光掩模(25)，仅对调整标记形成区域(22)进行曝光。因此，在半导体元件形成区域(21)仅形成柱电极(10)，在调整标记形成区域(22)仅形成调整用柱电极(10a)。
半导体元件及其制造方法

1
共 13 条