“常荣耀”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN201811509633.X有效
发明人： 常荣耀;纪世良;乌李瑛 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2018-12-11 - 公布日： 2023-07-14 - 主分类号： H01L29/49 文献下载
摘要：一种半导体结构及其形成方法，其中形成方法包括：提供基底，基底包括相邻的第一区和第二区，第二区与第一区相互分立；分别在基底第一区和第二区表面形成伪栅结构；在所述基底表面形成介质层，介质层顶部低于伪栅结构顶部，介质层覆盖伪栅结构部分侧壁；在介质层表面形成第一保护层和第二保护层，第一保护层与第二保护层材料不同，第二保护层与伪栅结构顶部材料不同；去除伪栅结构，在介质层、第一保护层和第二保护层内形成初始伪栅开口；在初始伪栅开口内和第二保护层表面形成栅结构膜，栅结构膜充满初始伪栅开口；平坦化栅结构膜，直至暴露出第一保护层，在介质层和第一保护层内形成伪栅开口和位于伪栅开口内的栅极结构。所形成的器件性能好。
半导体结构及其形成方法

[发明专利]一种半导体器件及其制作方法、电子装置-CN201610607579.7有效
发明人：张翼英;常荣耀 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-07-28 - 公布日： 2021-08-17 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成有图形化的栅极叠层和有源区硬掩膜层，所述有源区硬掩膜层包括氧化物层和位于所述氧化物层之上的氮化物层；在所述外围区形成用于形成隔离结构的第一沟槽；在所述核心区形成用于形成隔离结构的第二沟槽；填充所述第一沟槽和第二沟槽，并执行平坦化以形成隔离结构。该制作方法可以保持有源区关键尺寸稳定，进而可以形成符合设计要求的有源区关键尺寸。该半导体器件和电子装置具有符合设计要求的有源区关键尺寸。
一种半导体器件及其制作方法电子装置

[发明专利]一种半导体器件的制造方法-CN201711251323.8有效
发明人： 常荣耀;刘少雄 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-12-01 - 公布日： 2021-03-23 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底包括第一区域，所述第一区域的所述半导体衬底上形成有第一伪栅极结构，所述第一伪栅极结构包括第一伪栅电极层；形成覆盖所述第一伪栅极结构的第一氮化物硬掩膜层；在所述第一氮化物硬掩膜层上形成第一金属层；将所述第一金属层氧化为第一金属氧化物层；在所述第一金属氧化物层上形成图案化的第一掩膜层，所述第一掩膜层的窗口对应所述第一伪栅极结构。本发明提供的半导体器件的制造方法，可以避免氮元素对光刻制程产生不利影响，从而提高了半导体器件的良率。
一种半导体器件制造方法

[发明专利]一种半导体器件及其制造方法和电子装置-CN201711039508.2有效
发明人：王彦;常荣耀 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-10-30 - 公布日： 2020-12-18 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，包括：提供半导体衬底，在半导体衬底上形成有若干个间隔的虚拟栅极结构，在相邻的虚拟栅极结构之间存在间隙，在虚拟栅极结构的表面以及间隙的底部和侧壁上形成有接触孔蚀刻停止层；形成填充部分间隙的第一层间介电层；对接触孔蚀刻停止层进行修剪，以去除位于虚拟栅极结构的侧壁顶部的部分接触孔蚀刻停止层；在间隙中形成第二层间介电层，第二层间介电层的顶面高于所述虚拟栅极结构的顶面；依次去除所述接触孔蚀刻停止层和所述虚拟栅极结构，以形成栅极沟槽；在所述栅极沟槽中形成金属栅极结构，所述第二层间介电层的顶面与所述金属栅极结构的顶面齐平。
一种半导体器件及其制造方法电子装置

[发明专利]半导体器件及其制作方法、电子装置-CN201610720027.7有效
发明人： 常荣耀;宋洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-08-24 - 公布日： 2020-12-01 - 主分类号： H01L27/115 文献下载
摘要：本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：用于在半导体衬底中形成隔离结构，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成所述隔离结构的硬掩膜层；以所述隔离结构的硬掩膜层为掩膜刻蚀所述半导体衬底以形成用于形成隔离结构的沟槽，且所述沟槽通过设定次数的刻蚀步骤达到目标深度，其中，在每一所述刻蚀步骤中包括下述操作：以所述隔离结构的硬掩膜层为掩膜刻蚀所述半导体衬底设定深度；在所述刻蚀完成之后执行副产阻塞物操作。该制作方法可以减少的局部深度差异和线坍塌问题。该半导体器件和电子装置由于上述制作方法具有减少的局部深度差异和线坍塌问题。
半导体器件及其制作方法电子装置

[发明专利]一种半导体器件及其制作方法、电子装置-CN201610489559.4有效
发明人：张海洋;常荣耀;郑喆 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-06-29 - 公布日： 2020-11-03 - 主分类号： H01L27/11548 文献下载
摘要：本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，所述半导体衬底至少包括存储区域和接触插塞区域；在所述存储区域的半导体衬底上形成多层叠层结构，每一叠层结构包括电介质层及位于电介质层上方的控制栅层；形成覆盖所述多层叠层结构以及所述接触插塞区域的第一介电层，在所述接触插塞区域中的第一介电层中形成与所述多层叠层结构中的控制栅层对应的多个第一接触插塞；在所述第一介电层上形成第二介电层，并在所述第二介电层中形成与所述多个第一接触插塞对应连接的多个第二接触插塞。该制作方法可以降低工艺难度和成本。该半导体器件和电子装置具有结构简单，成本低的优点。
一种半导体器件及其制作方法电子装置

[发明专利]一种半导体器件及其制作方法、电子装置-CN201610399414.5有效
发明人：张翼英;常荣耀;洪中山 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-06-07 - 公布日： 2020-11-03 - 主分类号： H01L27/11529 文献下载
摘要：本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区均形成有源区、位于所述有源区之上的栅极叠层以及覆盖所述有源区和栅极叠层的层间介电层；形成位于所述有源区之上的第一接触孔；在所述第一接触孔的侧壁上形成保护层；形成位于所述栅极叠层之上的第二接触孔。该制作方法通过在第一接触孔的侧壁上形成保护层，使得在后续工艺中第一接触孔的关键尺寸和剖面不容易受湿法工艺作用而发生变化，进而利于提高器件的性能。该半导体器件具有符合设计要求的所述有源区接触孔关键尺寸和剖面，因而利于提高所述半导体器件的性能。电子装置具有类似优点。
一种半导体器件及其制作方法电子装置

[发明专利]半导体器件及其制作方法、电子装置-CN201611061528.5有效
发明人： 常荣耀;宋洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-11-25 - 公布日： 2020-09-25 - 主分类号： H01L27/115 文献下载
摘要：本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，所述半导体衬底至少包括存储区，在所述半导体衬底的存储区上形成栅极叠层；在所述半导体衬底上形成包围栅极叠层的初始层间介电层，并在所述初始层间介电层中形成漏极底部接触和源极底部接触；形成覆盖所述初始层间介电层、漏极底部接触和源极底部接触的第一层间介电层；在所述第一层间介电层中对应漏极底部接触的位置形成漏极顶部接触。该制作方法可以在NOR存储器有源区接触制作中，减少控制栅硬掩膜损失，并增大顶部接触刻蚀的工艺窗口，以及顶部接触与控制栅脆弱点的距离，并改善顶部接触和顶部接触之间的接触电阻。该半导体器件和电子装置具有类似的优点。
半导体器件及其制作方法电子装置

[发明专利]闪存器件及其制造方法-CN201610900637.5有效
发明人： 常荣耀;陈卓凡;张海洋 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2016-10-17 - 公布日： 2020-09-22 - 主分类号： H01L27/1157 文献下载
摘要：本发明公开了一种闪存器件及其制造方法，涉及半导体技术领域。该闪存器件包括：衬底；以及位于该衬底上的存储单元，该存储单元包括：在衬底之上的沟道结构，该沟道结构从内到外依次包括：沟道层、包绕在该沟道层表面上的绝缘物层和包绕在该绝缘物层表面上的电荷捕获层；沿着沟道结构的轴向排列的包绕沟道结构的多个栅极结构，其中相邻的栅极结构之间形成有空隙；在相邻的栅极结构之间用于支撑栅极结构的支撑结构；以及连接栅极结构的栅极接触件。本发明中，各个栅极结构之间形成有空隙，该空隙可以减小寄生电容，降低栅极结构之间的干扰，而且可以抑制由写入或擦除造成的对相近的存储单元的影响。
闪存器件及其制造方法

[发明专利]半导体器件及其形成方法-CN201611111226.4有效
发明人： 常荣耀;张翼英;张海洋 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-12-02 - 公布日： 2020-09-08 - 主分类号： H01L27/1157 文献下载
摘要：一种半导体器件及其形成方法，方法包括：提供衬底；在衬底上形成第一复合结构和第二复合结构，第一复合结构包括核心区域和核心区域周围的边缘区域，第二复合结构在部分核心区域第一复合结构上，第一复合结构包括多层层叠的第一复合层，第二复合结构包括多层层叠的第二复合层；形成第一掩膜层和第二掩膜层，第二掩膜层在部分第二复合结构上，第一掩膜层覆盖第二复合结构外周核心区域第一复合结构以及第二复合结构侧壁，且第一掩膜层外周暴露出边缘区域的第一复合结构，第一掩膜层和第二掩膜层之间有第一环状开口；以第一掩膜层和第二掩膜层为掩膜刻蚀边缘区域一层的第一复合层和第一环状开口底部一层的第二复合层。所述方法能简化工艺且降低成本。
半导体器件及其形成方法

[发明专利]半导体装置的制造方法-CN201610927405.9有效
发明人： 常荣耀;宋洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-10-31 - 公布日： 2020-06-05 - 主分类号： H01L21/027 文献下载
摘要：本发明公开了一种半导体装置的制造方法。该制造方法包括：提供初始结构，该初始结构包括：待蚀刻材料层和位于该待蚀刻材料层上的掩模结构，该掩模结构包括具有亲水性的第一掩模层；对该掩模结构图案化以形成图案化的掩模结构；以该图案化的掩模结构作为掩模，蚀刻待蚀刻材料层；对第一掩模层执行疏水性处理；以及执行清洗处理。本发明的制造方法有利于在清洗处理中，防止第一掩模层发生粘连或者合并，进而可以改善线状结构倒塌的现象。
半导体装置制造方法

[发明专利]快闪记忆体中浅沟槽的制作方法-CN201610459954.8有效
发明人： 常荣耀;郑二虎;宋洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-06-22 - 公布日： 2020-06-02 - 主分类号： H01L21/762 文献下载
摘要：本发明提供了一种快闪记忆体中浅沟槽的制作方法，包括：提供一半导体衬底，在所述半导体衬底上形成硬掩膜层；在所述硬掩膜层及半导体衬底上形成浅沟槽；对所述浅沟槽进行刻蚀，在所述浅沟槽的侧壁上形成台阶，使所述浅沟槽上宽下窄，由此提高半导体器件的电学性能及可靠性。
记忆体沟槽制作方法

[发明专利]半导体器件及其形成方法-CN201610206310.8有效
发明人： 常荣耀 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-04-05 - 公布日： 2020-04-07 - 主分类号： H01L27/1157 文献下载
摘要：一种半导体器件及其形成方法，其中方法包括：提供半导体衬底；刻蚀半导体衬底，形成边坡衬底，所述边坡衬底具有顶表面、底表面以及连接所述顶表面和底表面的边坡面；在所述边坡衬底上由下到上形成多层层叠的复合层，各层复合层包括绝缘层和位于绝缘层表面的牺牲层；形成覆盖所述复合层的第一介质层；平坦化所述第一介质层和复合层直至暴露出所述顶表面，且使位于边坡面上方复合层的顶部表面和所述顶表面齐平；去除所述牺牲层，形成开口；在所述开口中形成控制栅。所述方法使工艺简化，成本降低。
半导体器件及其形成方法

[发明专利]鳍式场效应管的形成方法-CN201610980549.0有效
发明人： 常荣耀;王彦 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-11-08 - 公布日： 2019-12-03 - 主分类号： H01L21/336 文献下载
摘要：一种鳍式场效应管的形成方法，包括：在第一隔离层顶部形成具有开口的停止层，开口底部暴露出所述第二隔离层顶部；在开口侧壁上形成保护层；在保护层上形成填充满所述开口的第三隔离层，且第三隔离层的材料与所述保护层的材料不同；去除所述停止层；回刻蚀去除部分厚度的第一隔离层以及第三隔离层，回刻蚀工艺对第三隔离层的刻蚀速率大于对保护层的刻蚀速率；在所述相邻第一鳍部之间以及相邻第二鳍部之间的第一隔离结构上分别形成栅极，所述栅极横跨所述第一鳍部和第二鳍部，且覆盖所述第一鳍部和第二鳍部的部分顶部和侧壁；在所述第二隔离结构上形成伪栅。本发明提高形成的第二隔离结构的性能，从而改善形成的鳍式场效应管的电学性能。
场效应形成方法

[发明专利]半导体器件及其形成方法-CN201710790571.3在审
发明人：张海洋;常荣耀 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2017-09-05 - 公布日： 2019-03-05 - 主分类号： H01L21/033 文献下载
摘要：一种半导体器件及其形成方法，方法包括：在底掩膜材料层第一区上形成分立的顶掩膜结构，顶掩膜结构包括顶掩膜层，顶掩膜结构还延伸至边缘区的部分表面；以顶掩膜结构为掩膜，对底掩膜材料层的边缘区以及第三区进行改性处理，在底掩膜材料层的边缘区以及第三区中形成改性层；去除改性层，在底掩膜材料层的边缘区中以及第三区中形成凹槽，且使底掩膜材料层第一区和中间区形成位于相邻凹槽之间的底掩膜层。所述方法简化了图形化的工艺过程。
掩膜材料层掩膜结构边缘区半导体器件第一区改性层掩膜层改性处理工艺过程相邻凹槽图形化中间区分立掩膜去除延伸

1
2
下一页»
尾页
共 18 条