“H01L29/778”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果2413个，建议您升级VIP下载更多相关专利

[发明专利]一种氮化镓器件及其驱动电路-CN202080005528.1有效
发明人：黄伯宁;侯召政;蒋其梦 -专利权人：华为技术有限公司
申请日： 2020-04-20 - 公布日： 2022-12-06 - 主分类号： H01L29/778 文献下载
摘要：一种氮化镓器件及其驱动电路。其中，该氮化镓器件包括：衬底(100)；形成在衬底(100)之上的氮化镓GaN缓冲层(200)；形成在GaN缓冲层(200)之上的铝氮化镓AlGaN势垒层(300)；以及，形成在AlGaN势垒层(300)之上的源极(S)、漏极(D)和栅极；其中，栅极包括形成在AlGaN势垒层(300)之上的P型掺杂氮化镓P‑GaN盖层(400)，以及形成在P‑GaN盖层(400)之上的第一栅极金属(M1)和第二栅极金属(M2)，第一栅极金属(M1)与P‑GaN盖层(400)之间形成肖特基接触，第二栅极金属(M2)与P‑GaN盖层(400)之间形成欧姆接触。氮化镓器件为常闭型器件，有利于驱动电路的设计；并且，氮化镓器件具备由肖特基栅极和欧姆栅极共同构成的混合栅极结构，因此既能够减小导通过程中的栅极漏电，从而降低驱动功耗，又能够在导通时向AlGaN势垒层大量注入空穴，优化动态电阻，从而提高器件可靠性。
一种氮化器件及其驱动电路

[发明专利]纳米片晶体管器件及其形成方法-CN202210522451.6在审
发明人：任廷爀;洪炳鹤;金正洙;徐康一 -专利权人：三星电子株式会社
申请日： 2022-05-13 - 公布日： 2022-12-02 - 主分类号： H01L29/778 文献下载
摘要：本公开提供了纳米片晶体管器件及其形成方法。纳米片晶体管器件包括晶体管堆叠，该晶体管堆叠包括具有第一纳米片宽度和下栅极宽度的下纳米片晶体管。该晶体管堆叠还包括上纳米片晶体管，该上纳米片晶体管在下纳米片晶体管上并且具有分别不同于第一纳米片宽度和下栅极宽度的第二纳米片宽度和上栅极宽度。
纳米晶体管器件及其形成方法

[发明专利]一种HEMT器件及其制备方法-CN202211365216.9在审
发明人：杨国江;于世珩;陈芳胜 -专利权人：江苏长晶科技股份有限公司
申请日： 2022-11-03 - 公布日： 2022-12-02 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种HEMT器件及其制备方法，HEMT器件包括衬底、异质结结构、栅介质层和栅极；异质结结构位于衬底的一侧；栅介质层位于异质结结构远离衬底的一侧；沿衬底指向异质结结构的方向，栅介质层包括第一栅介质层和第二栅介质层，第一栅介质层为P型栅介质层，第二栅介质层为N型栅介质层；栅极位于栅介质层远离衬底的一侧。本发明实施例的技术方案可以在降低HEMT器件的栅极漏电流的同时，提高栅极的正向耐压。
一种 hemt 器件及其制备方法

[发明专利]一种内置RC回路的GaN HEMT功率器件-CN202211032409.2在审
发明人：李泽宏;叶钰麒;赵一尚;任敏 -专利权人：电子科技大学
申请日： 2022-08-26 - 公布日： 2022-12-02 - 主分类号： H01L29/778 文献下载
摘要：本发明属于功率半导体技术领域，具体为一种内置RC回路的GaN HEMT功率器件。本发明在确保一定P‑GaN层厚度、将二维电子耗尽实现GaN变成增强型的基础上，在P‑GaN层和金属化栅极之间映入n型掺杂的GaN，p型掺杂的GaN。改变了传统结构上GaN本征电容和边缘电容。采用该结构可以有效的提高栅电阻，同时在栅源和栅漏侧有效的增加边缘电容，形成一个内置的RC吸收器，可以有效解决了GaN目前外加RC电路带来的损耗和效率下降的问题。同时使得GaN器件自身具有一定的抗EMI特性。
一种内置 rc 回路 gan hemt 功率器件

[发明专利]一种GaN基增强型MIS-HEMT器件及其制备方法-CN202011568133.0有效
发明人：季亚军;吴勇;王东;陈兴;汪琼;陆俊;黄永;孙凯;何滇;操焰;崔傲;袁珂;陈军飞;张进成 -专利权人：西安电子科技大学芜湖研究院
申请日： 2020-12-25 - 公布日： 2022-12-02 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种GAN基增强型MIS‑HEMT器件，属于微电子技术领域，包括从下至上依次层叠设置的衬底、成核层、应力调控层、GaN沟道层、插入层、AlxGa1‑XN势垒层以及帽层，所述应力调控层是由AlN/AlGaN/SiNX/GaN循环生长组成，具体包括AlN晶核层、AlGaN应力控制层、网状结构SiNx薄层及GaN填平层，外延材料方面，本发明应力调控层为AlN/AlGaN/SiNX/GaN循环生长复合层，降低了材料的位错密度，提高晶格质量，从而提升器件的电子迁移率、击穿电压等特性；在器件工艺方面，凹栅槽刻蚀通过两步法刻蚀直到将AlxGa1‑xN势垒层刻蚀完，充分结合了干法刻蚀的高效率特点和湿法刻蚀的低界面损伤优势，此外，本发明的TMAH溶液有效降低由于热氧化不均匀造成的栅极凹槽界面不平整问题。
一种 gan 增强 mis hemt 器件及其制备方法

[发明专利]基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法-CN202110826341.4有效
发明人：薛军帅;李祖懋;吴冠霖;郝跃;张进成;杨雪妍;张赫朋;姚佳佳;孙志鹏;刘芳 -专利权人：西安电子科技大学
申请日： 2021-07-21 - 公布日： 2022-12-02 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法。其自下而上包括衬底、沟道层、AlN插入层、势垒层，其中，衬底采用自支撑氮化镓衬底或厚膜氮化镓基板材料，该衬底与沟道层之间设有P型GaN漏电隔离层和GaN缓冲层，用于隔离和屏蔽衬底表面吸附Si杂质引起的寄生漏电通道；该势垒层的上部依次设有绝缘栅介质层和栅电极，该势垒层的两侧均为欧姆接触区，其欧姆接触区上分别设置源电极和漏电极。本发明能有效降低异质外延氮化镓材料的位错密度，隔离氮化镓材料同质外延界面寄生漏电，降低材料外延工艺控制难度，提高器件击穿电压和输出功率及工作可靠性，可用于微波功率放大器和射频集成电路芯片。
基于 gan 漏电隔离同质外延氮化电子迁移率晶体管制作方法

[发明专利]一种具有P-GaN场板的GaN器件及制作方法-CN202211047036.6在审
发明人：李茂林;施雯;银发友 -专利权人：杭州云镓半导体科技有限公司
申请日： 2022-08-30 - 公布日： 2022-11-29 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及GaN器件领域。本发明提供了一种具有P‑GaN场板的GaN器件及制作方法，在势垒层表面直接形成P‑GaN场板，P‑GaN场板下方沟道无二维电子气层，P‑GaN场板垂直于沟道方向为间断分布，间断的位置具有二维电子气层，使得源极和漏极之间的电流正常导通，从而保证GaN器件能正常工作。当GaN器件经历高漏极电压时，P‑GaN场板迅速夹断，栅极与漏极的电压差几乎全部降落在P‑GaN场板与漏极之间，使得栅极处的p‑i‑n结承压很小，避免了空穴从栅极P‑GaN层发射到栅极金属电极中，从而克服了GaN器件动态阈值电压漂移问题。
一种具有 gan 器件制作方法

[发明专利]一种氮化镓高电子迁移率晶体管-CN202211215531.3在审
发明人：李孟泽;刘杰;黄汇钦 -专利权人：深圳天狼芯半导体有限公司
申请日： 2022-09-30 - 公布日： 2022-11-29 - 主分类号： H01L29/778 文献下载
摘要：本申请适用于晶体管技术领域，提供了一种氮化镓高电子迁移率晶体管。氮化镓高电子迁移率晶体管包括衬底、氮化铝成核层、铝镓氮势垒层及钝化层；钝化层中设置有与铝镓氮势垒层相接触的源极、漏极及栅极；氮化镓高电子迁移率晶体管还包括氮化铝缓冲层和N‑1个浮空场环，其中，氮化铝缓冲层位于氮化铝成核层与氮化镓缓冲层之间，氮化铝缓冲层与氮化铝成核层相接触，且氮化铝缓冲层与氮化镓缓冲层的接触面为包括N个阶梯的阶梯式结构；N‑1个浮空场环设置在钝化层中远离铝镓氮势垒层的一侧，且每个浮空场环位于一个阶梯在所述钝化层的映射区内。这种氮化镓高电子迁移率晶体管的泄露电流小、电场分布均匀，因此击穿电压较高，适用范围较大。
一种氮化电子迁移率晶体管

[发明专利]冷源晶体管器件及其制备方法-CN202210976880.0在审
发明人：何百哲;司佳;张志勇;彭练矛;赵春松;张强;候朝昭;许俊豪 -专利权人：北京大学;北京元芯碳基集成电路研究院;北京华碳元芯电子科技有限责任公司;华为技术有限公司
申请日： 2022-08-15 - 公布日： 2022-11-29 - 主分类号： H01L29/778 文献下载
摘要：本公开提供一种冷源晶体管器件，其包括：基底层，冷源层，所述冷源层设置于所述基底层；其中，所述冷源层通过可打开带隙的冷源材料制备；过渡区，所述过渡区设置于所述基底层，并且与所述冷源层连接；沟道层，所述沟道层设置于所述基底层，并且与所述过渡区连接；第一栅介质层，所述第一栅介质层的至少部分形成于所述沟道层的部分，所述第一栅介质层的至少部分形成于所述过渡区的部分；以及第一栅电极，所述第一栅电极设置于所述第一栅介质层。本公开还提供一种冷源晶体管器件的制备方法。
晶体管器件及其制备方法

[发明专利]鳍式场效应晶体管-CN202211001176.X在审
发明人：程凯 -专利权人：苏州晶湛半导体有限公司
申请日： 2022-08-19 - 公布日： 2022-11-29 - 主分类号： H01L29/778 文献下载
摘要：本发明提供了一种鳍式场效应晶体管，包括：衬底、绝缘层、鳍部、源极、漏极以及栅极结构；其中，绝缘层位于衬底上；鳍部凸出于绝缘层，鳍部包括源区、漏区以及位于源区与漏区之间的沟道区；鳍部包括：在朝向背离衬底的方向上依次堆叠设置的第一异质结结构、第二异质结结构，……，以及第n异质结结构，n≥2；第一异质结结构包括第一沟道层与第一势垒层，第二异质结结构包括第二沟道层与第二势垒层，……，第n异质结结构包括第n沟道层与第n势垒层，第一势垒层、第二势垒层，……，与第n势垒层中的至少一个掺杂N型元素；源极覆盖于源区、漏极覆盖于漏区、栅极结构覆盖于沟道区。根据本发明的实施例，可提高鳍式场效应晶体管的线性工作特性。
场效应晶体管

[发明专利]鳍式场效应晶体管-CN202211003355.7在审
发明人：程凯 -专利权人：苏州晶湛半导体有限公司
申请日： 2022-08-19 - 公布日： 2022-11-29 - 主分类号： H01L29/778 文献下载
摘要：本发明提供了一种鳍式场效应晶体管，包括：衬底、绝缘层、鳍部、源极、漏极以及栅极结构；其中，绝缘层位于衬底上；鳍部凸出于绝缘层，鳍部包括源区、漏区以及位于源区与漏区之间的沟道区；鳍部包括：在朝向背离衬底的方向上依次堆叠设置的第一异质结结构、第二异质结结构，……，以及第n异质结结构，n≥2；第一异质结结构包括第一沟道层与第一势垒层，第二异质结结构包括第二沟道层与第二势垒层，……，第n异质结结构包括第n沟道层与第n势垒层，第一势垒层、第二势垒层，……，与第n势垒层中的至少两个的组分不同；源极覆盖于源区、漏极覆盖于漏区、栅极结构覆盖于沟道区。根据本发明的实施例，可提高鳍式场效应晶体管的线性工作特性。
场效应晶体管

[发明专利]半导体装置和其制作方法-CN202080002927.2有效
发明人：王超;张铭宏 -专利权人：英诺赛科（珠海）科技有限公司
申请日： 2020-07-07 - 公布日： 2022-11-29 - 主分类号： H01L29/778 文献下载
摘要：本公开提供了一种半导体装置和其制作方法。所述半导体装置包含第一氮化物半导体层、第二氮化物半导体层、栅极结构和场板。所述第一氮化物半导体层具有第一表面。所述第二氮化物半导体层形成于所述第一氮化物半导体层的所述第一表面上，并且所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。所述栅极结构安置在所述第二氮化物半导体层上。所述场板包含第一部分和连接到所述第一部分的第二部分。所述第一部分具有第一表面和第二表面，所述第一表面沿第一方向基本上平行于所述第一氮化物半导体层的所述第一表面，所述第二表面邻近于所述第一部分的所述第一表面。所述场板的所述第一部分的所述第一表面和所述场板的所述第一部分的所述第二表面限定约90°的第一角。
半导体装置制作方法

[实用新型]一种高阈值电压增强型HEMT的结构-CN202222016299.2有效
发明人：董可秀;于文娟;张阳熠 -专利权人：滁州学院
申请日： 2022-08-02 - 公布日： 2022-11-29 - 主分类号： H01L29/778 文献下载
摘要：本实用新型公开了一种高阈值电压增强型HEMT的结构，涉及半导体电力电子器件领域，包括位于最底端的Si衬底以及其上方的源极、栅极和漏极，所述si衬底上方设有P型缓冲层，所述P型缓冲层上方设有GaN沟道层，所述GaN沟道层上方设有双势垒层，本实用新型利用渐变AlGaN层结构，有效缓解P‑GaN栅结构HEMT的掺杂效率低的问题，从而提高阈值电压、显著降低器件的暗电流，双势垒层、GaN沟道层超薄结构和P型缓冲层掺杂，进一步提高器件的阈值电压，同时极大地提高器件的击穿电压、截止频率且本高阈值电压HEMT结构容易加工。
一种阈值电压增强 hemt 结构

[发明专利]一种具有P-GaN场板的GaN器件及制作方法-CN202211049180.3在审
发明人：李茂林;施雯;银发友 -专利权人：杭州云镓半导体科技有限公司
申请日： 2022-08-30 - 公布日： 2022-11-25 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及GaN器件领域。提供了一种具有P‑GaN场板的GaN器件及制作方法，在本发明中，势垒层具有凹槽结构的栅下势垒层和通道区势垒层，通道区势垒层厚度大于具有凹槽结构的栅下势垒层厚度，且通道区势垒层厚度足够大，使得栅极P‑GaN层下方沟道不具有二维电子气层，使得GaN器件处于常关状态，P‑GaN场板直接形成于通道区势垒层表面，P‑GaN场板不会耗尽下方沟道二维电子气层，使得GaN器件具有较低的导通电阻。由于P‑GaN场板直接接触势垒层，当GaN器件经历高漏极电压时，P‑GaN场板迅速夹断，且由于P‑GaN场板承担了栅极与漏极的电压差，栅极P‑GaN层中几乎没有耗尽区展宽，避免空穴从栅极P‑GaN层发射到栅极金属电极中，从而克服了动态阈值电压漂移问题。
一种具有 gan 器件制作方法

[发明专利]一种同封装工艺结合的去衬底GaN-HEMT芯片及其制备方法-CN202211224309.X在审
发明人：汪福进;白俊春;程斌;贾永 -专利权人：江苏芯港半导体有限公司
申请日： 2022-10-08 - 公布日： 2022-11-25 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及一种同封装工艺结合的去衬底GaN‑HEMT芯片及其制备方法，所述芯片包括封装支架(300)，封装支架(300)上依次设有固晶层(301)、高导热耐压层(302)、缓冲层(101)、沟道层(102)和势垒层(103)，势垒层(103)上设有p‑GaN层(104)、源极(105)和漏极(106)，p‑GaN层(104)上设有栅极(107)，源极(105)与p‑GaN层(104)和栅极(107)之间以及漏极(106)与p‑GaN层(104)和栅极(107)之间都设有绝缘层(108)。其将将衬底去除，并在外延层背面制备了高导热耐压层，能有效提高HEMT芯片的耐压和散热能力；并且，其同封装工艺结合，省略了芯片基板制备和键合工艺，能有效地降低成本，且进一步减少热阻，提高良率。
一种封装工艺结合衬底 gan hemt 芯片及其制备方法