[发明专利]纳米片晶体管器件及其形成方法在审

专利信息
申请号: 202210522451.6 申请日: 2022-05-13
公开(公告)号: CN115425076A 公开(公告)日: 2022-12-02
发明(设计)人: 任廷爀;洪炳鹤;金正洙;徐康一 申请(专利权)人: 三星电子株式会社
主分类号: H01L29/778 分类号: H01L29/778;H01L21/335;B82Y10/00
代理公司: 北京市柳沈律师事务所 11105 代理人: 王新华
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开提供了纳米片晶体管器件及其形成方法。纳米片晶体管器件包括晶体管堆叠,该晶体管堆叠包括具有第一纳米片宽度和下栅极宽度的下纳米片晶体管。该晶体管堆叠还包括上纳米片晶体管,该上纳米片晶体管在下纳米片晶体管上并且具有分别不同于第一纳米片宽度和下栅极宽度的第二纳米片宽度和上栅极宽度。
搜索关键词: 纳米 晶体管 器件 及其 形成 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202210522451.6/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体器件及其制造方法-202280017803.0
  • 周以伦 - 英诺赛科(苏州)半导体有限公司
  • 2022-04-12 - 2023-10-27 - H01L29/778
  • 一种半导体器件,包括成核层、缓冲层、第一氮化物基半导体层、第二氮化物基半导体层、S/D电极和栅极。成核层包括包含第一元素的组合物。缓冲层包括III‑V族化合物,所述III‑V族化合物包括第一元素。缓冲层设置在成核层上并与成核层形成界面。缓冲层具有的第一元素的浓度在缓冲层内振荡,使得第一元素的浓度作为缓冲层的厚度内的距离的振荡函数而变化。振荡函数的相邻峰之间的间隔相对于缓冲层内的第一参考点从宽变窄。第一和第二氮化物基半导体层、S/D电极和栅极设置在缓冲层上。
  • 一种准垂直型半导体器件及其制备方法-202311204659.4
  • 闫韶华;陈龙;刘庆波;黎子兰 - 广东致能科技有限公司
  • 2023-09-19 - 2023-10-27 - H01L29/778
  • 本发明涉及一种准垂直型半导体器件及其制备方法,属于半导体技术领域,用以简化制备工艺,提高电极的接触良率。所述准垂直型半导体器件包括阶梯状外延体、第一电极、第二电极和第三电极,阶梯状外延体中靠近第一垂直侧面的垂直面区域内包括垂直的二维电子气,在靠近第二垂直侧面的垂直面区域内包括垂直的二维空穴气;阶梯状外延体至少包括相邻接的第一阶梯外延体和第二阶梯外延体;第一电极提供在第一阶梯外延体顶部并形成欧姆接触;第二电极提供在第二阶梯外延体顶部并形成欧姆接触;第三电极提供在第一阶梯外延体的第一垂直侧面或第二垂直侧面并形成肖特基接触或绝缘接触。本发明的制备工艺流程简单、难度小,器件良率高。
  • 半导体元件及其制作方法-202210412049.2
  • 陈志濠;沈依如 - 嘉和半导体股份有限公司
  • 2022-04-19 - 2023-10-27 - H01L29/778
  • 本发明公开一种半导体元件及其制作方法,其中半导体元件包含半导体叠层、绝缘结构、电极结构及保护层。绝缘结构设置于半导体叠层之上,且包含第一部分。第一部分包含第一开口,且第一开口暴露出绝缘结构的内侧壁。保护层设置于内侧壁与电极结构之间,且包含第二开口。其中,电极结构包含属材料。电极结构设置于第一开口中且接触保护层,并经由第二开口电性连接半导体叠层。绝缘结构包含第一材料,保护层包含第二材料,第二材料与金属材料之间的反应温度高于第一材料与金属材料之间的反应温度。
  • 一种P沟道半导体器件及其制备方法-202311204573.1
  • 陈龙;闫韶华;黎子兰 - 广东致能科技有限公司
  • 2023-09-19 - 2023-10-27 - H01L29/778
  • 本发明涉及一种P沟道半导体器件及其制备方法,属于半导体技术领域,用于解决P沟道器件制备难度大的问题。本发明提供的P沟道半导体器件包括由沟道层和势垒层构成的外延体,势垒层自沟道层的第一垂直界面外延得到;沟道层包括自下向上排列的N型半导体层和P型半导体层;外延体自顶部分隔为并列的第一外延体和第二外延体,第一外延体中垂直的二维空穴气和第二外延体中垂直的二维空穴气绝缘隔离;第一电极提供在第一外延体的顶部;第二电极提供在第二外延体的顶部;第三电极提供在外延体侧面的自第一垂直界面外延的势垒层上。本发明提供的增强型P沟道半导体器件能够提供垂直的高密度空穴气,降低了P沟道器件的制备难度。
  • 漏极阶梯场板结构射频HEMT器件及其制备方法-202110180160.9
  • 孙慧卿;黄志辉;丁霄;王鹏霖;郭志友 - 华南师范大学
  • 2021-02-08 - 2023-10-27 - H01L29/778
  • 本发明涉及一种漏极阶梯场板结构射频HEMT器件及其制备方法,该器件包括依次层叠于衬底上的背势垒层、沟道层和势垒层,源极、p型区域以及漏极间隔设置于势垒层表面的第一钝化层中,第一水平漏场板沿漏极的部分表面延伸靠近p型区域;栅极设置于p型区域的表面;第二水平漏场板沿第一水平漏场板的部分表面延伸靠近栅极;第一垂直漏场板自势垒层延伸至背势垒层中;第二垂直漏场板沿第一垂直漏场板下表面侧向衬底方向延伸;第三垂直漏场板沿第二垂直漏场板下表面侧向衬底方向延伸;本发明具有阶梯状漏场板结构射频HEMT器件能够保持器件的导通电阻不变,相比于传统的HEMT,本发明的器件结构具有更小的栅漏电容,表现出更高的截止频率。
  • 一种晶体管外延结构及防止晶体管TGV刻蚀过度的方法-202310868663.4
  • 张雪;冯猛;周韧林;杨焕荣;吴芃逸 - 英诺赛科(苏州)半导体有限公司
  • 2023-07-14 - 2023-10-24 - H01L29/778
  • 本发明提供一种晶体管外延结构及防止晶体管TGV刻蚀过度的方法,晶体管外延结构包括:依次设置的硅衬底、隔离薄膜、外延层、以及贯穿所述外延层和所述隔离薄膜的玻璃通孔,所述玻璃通孔通过TGV刻蚀得到,所述TGV刻蚀采用当刻蚀至所述隔离薄膜时,将剩余刻蚀时间缩短至预设的薄膜刻蚀时间的方式进行,所述薄膜刻蚀时间为依据隔离薄膜的刻蚀速率得到的时间。本发明中的晶体管外延结构能够较好地避免晶体管TGV刻蚀过度或过量,使得硅衬底表面台面高低基本一致,降低器件间电流泄露的可能性。
  • 高电子迁移率晶体管器件-202210374281.1
  • 陈纪孝;郑子铭;陈威任;李凯霖 - 联华电子股份有限公司
  • 2022-04-11 - 2023-10-24 - H01L29/778
  • 本发明提供一种高电子迁移率晶体管(HEMT)器件及其制造方法。HEMT器件包括衬底、沟道层、阻挡层、栅极、源极、漏极与源极场板。沟道层位于衬底上。阻挡层位于沟道层上。栅极位于阻挡层上,且具有彼此相对的第一侧与第二侧。源极位于栅极的第一侧。漏极位于栅极的第二侧。源极场板连接于源极。源极场板包括第一场板部、第二场板部与第三场板部。第一场板部连接于源极,且位于栅极的第一侧。第二场板部位于栅极的第二侧。第三场板部连接于第一场板部的末端以及第二场板部的末端。源极场板具有位于栅极的正上方的第一开口。第一开口位于第一场板部与第二场板部之间。第三场板部的俯视图案与栅极的俯视图案部分重叠。HEMT器件可降低功率损耗并提升器件速度。
  • 半导体元件及其制作方法-202210377055.9
  • 陈志濠;沈依如 - 嘉和半导体股份有限公司
  • 2022-04-11 - 2023-10-24 - H01L29/778
  • 本发明公开一种半导体元件及其制作方法,其中半导体元件包含基板、半导体叠层、绝缘结构以及电极。半导体叠层设置于基板之上,且包含二维电子气区域。绝缘结构设置于半导体叠层之上,且包含第一绝缘层和第二绝缘层。第一绝缘层包含第一开口,第一开口暴露出第一绝缘层的第一内侧壁。第二绝缘层设置于第一绝缘层之上,且覆盖住第一绝缘层的第一内侧壁。第二绝缘层包含第二开口,位于第一开口内且暴露出第二绝缘层的第二内侧壁。第二绝缘层包含阶梯轮廓,且阶梯轮廓的梯缘重合第二内侧壁。电极设置于绝缘结构之上,且位于第二开口内。
  • 一种氮化镓基晶体管的外延结构及制备方法-202311188656.6
  • 侯合林;谢志文;张铭信;陈铭胜;文国昇;金从龙 - 江西兆驰半导体有限公司
  • 2023-09-15 - 2023-10-24 - H01L29/778
  • 本发明提供一种氮化镓基晶体管的外延结构及制备方法,所述氮化镓基晶体管的外延结构包括衬底及依次沉积在所述衬底上的缓冲层、改善层及半导体层;所述改善层包括依次沉积在所述缓冲层上的第一子层、第二子层及第三子层;所述第一子层包括元素掺杂GaN层及沉积在所述元素掺杂GaN层上的Ga2O3层,所述第二子层包括周期性交替生长的P‑AlGaN层和AlGaO3层,所述第三子层为n‑AlGaN层,其中,所述元素掺杂GaN层为碳掺杂GaN层、铁掺杂GaN层及锌掺杂GaN层中的任意一种,提升器件的性能。
  • 一种具有肖特基岛结构的抗单粒子P-GaN晶体管及其制备方法-202310843058.1
  • 赵胜雷;张嘎;张进成;于恒懿;游淑珍;于龙洋;刘志宏;郝跃 - 西安电子科技大学
  • 2023-07-10 - 2023-10-20 - H01L29/778
  • 本申请实施例涉及半导体器件技术领域,特别涉及一种具有肖特基岛结构的抗单粒子P‑GaN晶体管及其制备方法,该晶体管包括:衬底、成核层、缓冲层、沟道层和势垒层,以及源极、漏极、氮化物层和钝化层、至少一个位于势垒层上方的肖特基岛以及位于氮化物层上的栅极;其中,源极和漏极分别与势垒层形成欧姆接触;氮化物层位于源极和漏极之间,钝化层位于源极和氮化物层之间、氮化物层和漏极之间;肖特基岛位于氮化物层的一侧或两侧,且肖特基岛与所述势垒层形成肖特基接触;栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例能够解决常规HEMT器件在较低工作电压下容易发生烧毁的问题,提高了P型氮化物栅HEMT器件的单粒子烧毁电压。
  • 高电子迁移率晶体管及其制造方法-202310915038.0
  • 黄兴杰;郝荣晖;陈扶;赵杰;黄敬源 - 英诺赛科(珠海)科技有限公司
  • 2023-07-24 - 2023-10-20 - H01L29/778
  • 本申请提供高电子迁移率晶体管及其制造方法,涉及半导体技术领域,高电子迁移率晶体管包括:衬底;外延层,安置在衬底上;衬底和外延层形成原始结构;原始结构被分为第一结构、第二结构和离子隔离区;第一结构和第二结构中的任一结构均包括衬底和外延层;第一结构的外延层上安置有栅极结构、源极和漏极;第二结构的外延层上安置有第一电极和第二电极;其中,第二结构作为结温测试结构,第一电极和第二电极之间的电阻用于反馈第一结构的结温。本申请的高电子迁移率晶体管中包括作为结温测试结构的第二结构,第二结构的第一电极和第二电极之间的电阻可以反馈第一结构的结温,从而实现高电子迁移率晶体管工作温度的原位实时检测。
  • 氮化镓器件-202311156996.0
  • 文豪;庞振江;洪海敏;周芝梅;温雷;顾才鑫;廖刚 - 深圳智芯微电子科技有限公司;深圳市国电科技通信有限公司
  • 2023-09-06 - 2023-10-20 - H01L29/778
  • 本发明提供了氮化镓器件。该氮化镓器件包括:第一介质层设置在基板的一侧;第一钝化层设置在第一介质层远离基板的一侧,第一钝化层具有第一通孔;栅极填充在第一通孔中,多层第二钝化层均具有第二通孔,相邻两个第二通孔连通且在基板上的正投影有部分交叠区域,第二通孔与第一通孔连通,且在基板上的正投影与第一通孔在基板上的正投影有部分交叠区域;多层场板分别填充在第二通孔,以及设置在与第一钝化层距离最远的第二钝化层远离基板的表面上,与第一钝化层接触设置的第二钝化层中的第二通孔中填充的场板与栅极接触设置。通过设置多层场板,可以降低氮化镓器件漏极附近的电场峰值,提高氮化镓器件的击穿电压。
  • 一种氮化物半导体外延结构-202310335179.5
  • 蔡长祐;胡智威;蔡清富;陈威佑 - 南京百识电子科技有限公司
  • 2023-03-31 - 2023-10-20 - H01L29/778
  • 本发明公开了一种氮化物半导体外延结构,要解决的是现在氮化镓功率器件的功率损耗问题,本结构涉及氮化物半导体外延结构技术领域,包含衬底,在所述衬底上依次设有成核层、过渡层、复合缓冲层、顶氮化镓层、被覆层,镁参杂层;还包含设置在铝鎵氮层(AlGaN‑Barrier)与镁参杂层(p‑GaN)之间的低温铝氮层(LT‑AlN),所述低温铝氮层用于减少镁原子往铝鎵氮层AlGaN Barrier扩散,进而改善氮化镓功率元件之功率输出。
  • 一种具有埋层结构的抗单粒子P-GaN晶体管及其制备方法-202310843353.7
  • 赵胜雷;张嘎;张进成;张怡忱;游淑珍;于龙洋;张苇杭;郝跃 - 西安电子科技大学
  • 2023-07-10 - 2023-10-20 - H01L29/778
  • 本申请实施例涉及半导体器件技术领域,特别涉及一种具有埋层结构的抗单粒子P‑GaN晶体管及其制备方法,该晶体管包括:衬底、成核层、缓冲层、沟道层、势垒层、源极、漏极、氮化物层、钝化层,至少一个位于缓冲层内的掺杂埋层和位于氮化物层上的栅极;源极和漏极分别与势垒层形成欧姆接触;氮化物层位于源极和漏极之间,钝化层位于源极和氮化物层之间、氮化物层和漏极之间;掺杂埋层的顶面不高于缓冲层的顶面,掺杂埋层的底面不低于缓冲层的底面;栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例能够解决传统的P型氮化物栅HEMT器件电场集中的问题,并可以更快地吸收单粒子入射后产生的电子和空穴,从而提高器件的击穿电压和烧毁电压。
  • GaN器件及其制备方法-202311120237.9
  • 张安邦 - 上海新微半导体有限公司
  • 2023-08-31 - 2023-10-20 - H01L29/778
  • 本发明提供一种GaN器件及其制备方法,通过形成具有不同功函数的第一栅金属电极及第二栅金属电极,且使得第二栅金属电极位于具有较大功函数的第一栅金属电极的外围,从而可使得GaN器件具有不同的微区栅控能力,构成具有不同局部阀值电压的GaN器件,以使得GaN器件的gm‑VGS特性曲线中的峰值区间展宽,提升GaN器件的线性度。
  • 具有可调阈值电压的高电子迁移率晶体管-201880053671.0
  • 张坤好;N·乔杜里 - 三菱电机株式会社
  • 2018-03-30 - 2023-10-20 - H01L29/778
  • 一种高电子迁移率晶体管包括:一组电极,诸如源极(110)、漏极(120)、顶栅极(130)和侧栅极(140,150);并且包括具有在源极和漏极之间延伸的鳍的半导体结构。顶栅极布置在鳍的顶部上,并且侧栅极距顶栅极一定距离而布置在鳍的侧壁上。半导体结构包括位于顶栅极下方的覆盖层(101)和布置在覆盖层下方以用于提供导电性的沟道层(102)。覆盖层包括氮化物基半导体材料,以使异质结能够在源极和漏极之间形成载流子沟道。
  • 一种基于P型氮化物隔离的P-GaN晶体管及其制备方法-202310840388.5
  • 赵胜雷;张嘎;张进成;于龙洋;王中旭;宋秀峰;刘志宏;郝跃 - 西安电子科技大学
  • 2023-07-10 - 2023-10-13 - H01L29/778
  • 本申请实施例涉及半导体器件技术领域,特别涉及一种基于P型氮化物隔离的P‑GaN晶体管及其制备方法,该晶体管包括:衬底、成核层、缓冲层、沟道层、势垒层、位于势垒层上的源极和漏极、位于势垒层上的隔离层、氮化物层以及钝化层以及位于氮化物层上的栅极;源极和漏极分别与势垒层形成欧姆接触,钝化层位于源极和氮化物层之间、氮化物层与漏极之间;隔离层与沟道层形成pn结,用于耗尽沟道层中的二维电子气,形成器件之间的隔离;栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例提供一种新型器件隔离方法,取消了常规P‑GaN器件的台面刻蚀工艺,不仅减小了刻蚀损伤,还降低了成本;同时还能够降低泄漏电流,提高器件的击穿电压。
  • 一种极性氧化镓极化异质结HEMT器件及其制备方法-202310794388.6
  • 吴畅;王凯;刘安;李程程 - 湖北九峰山实验室
  • 2023-06-29 - 2023-10-13 - H01L29/778
  • 本发明提供一种极性氧化镓极化异质结HEMT器件及其制备方法,上述的极性氧化镓极化异质结HEMT器件包括:衬底、缓冲层、沟道层、势垒层、栅极、源极及漏极;缓冲层设于衬底上,沟道层和势垒层依次设于缓冲层背离衬底的一侧,沟道层与势垒层界面因极化产生二维电子气(2DEG);栅极设于势垒层背离沟道层的一侧;源极和漏极间隔布设、分别与沟道层和势垒层的两侧欧姆接触。制备的极性氧化镓极化异质结HEMT器件,不需要通过δ调制掺杂产生2DEG,不仅结构更加简单,而且提高了沟道载流子的限域性和迁移率,能够有效提高器件性能,及工作的稳定性和可靠性。
  • 用于提升ALGaN/GaN界面处二维电子气的外延结构-202310668778.9
  • 李京波;汪禹;钱昊;刘传凯;王小周 - 浙江芯科半导体有限公司
  • 2023-06-06 - 2023-10-13 - H01L29/778
  • 本申请公开了一种用于提升AlGaN/GaN界面处二维电子气的外延结构,包括:衬底;AlGaN层,位于所述衬底的上表面;GaN恢复层,位于所述AlGaN层的上表面;非故意C掺杂GaN高阻层,位于所述GaN恢复层的上表面;nGaN沟道层,位于所述非故意C掺杂GaN高阻层的上表面;AlN插入层,位于所述nGaN沟道层的上表面;未掺杂的Al0.25Ga0.75N隔离层,位于所述AlN插入层的上表面;Si掺杂的n‑Al0.25Ga0.75N层,位于所述Al0.25Ga0.75N隔离层的上表面;AlN帽层,位于所述n‑Al0.25Ga0.75N层的上表面。本申请的外延结构通过Al0.25Ga0.75N隔离层和n‑Al0.25Ga0.75N层的设置,能够有效的提升二维电子气的迁移率。
  • 一种具有抗ESD功能的GaN HEMT器件-202311076967.3
  • 张鹏飞;赵智家;罗小蓉;谢欣桐;魏杰 - 电子科技大学
  • 2023-08-24 - 2023-10-13 - H01L29/778
  • 本发明属于功率半导体技术领域,具体是涉及一种具有抗ESD功能的GaN HEMT器件。基于GaN HEMT与级联二极管具有高阈值、高耐压的特点,当GaN HEMT器件栅极施加电压达到ESD触发电压时,串联二极管导通形成静电泄放通道,使功率器件栅极电压不再上升,从而保护功率器件栅极不被高压击穿。本发明可有效提高器件抗ESD电压等级,增强器件鲁棒性,提升器件可靠性。栅源ESD静电泄放路径的级联二极管与GaN HEMT相同工艺步骤,易于实现集成。
  • AlGaAs/GaAs高电子迁移率晶体管及制备方法-202010350285.7
  • 陈凯;化宁;沈晓唯;章泉源;王佳;尚会锋;姚崇斌;王茂森;张瑞珏;戴杰;黄硕 - 上海航天测控通信研究所
  • 2020-04-28 - 2023-10-13 - H01L29/778
  • 本发明公开了AlGaAs/GaAs高电子迁移率晶体管,自下而上依次包括GaAs或锗衬底、若干层AlGaAs/GaAs异质结、GaAs帽层、SiN钝化层、源电极、漏电极和栅电极,其中,栅鳍采用上下不同鳍宽的叠层结构,上层鳍宽较下层鳍宽窄;栅电极与若干层AlGaAs/GaAs异质结的侧墙之间包括绝缘介质层,本发明提供的高电子迁移率晶体管采用三维叠层鳍式结构,使得不同鳍宽的栅极区域对器件沟道进行复合控制,相当于不同阈值器件的并联,施加栅极电压,器件跨导特性展宽,改善线性工作特性;在栅鳍的侧墙引入绝缘介质层,有效降低由于鳍式结构侧栅刻蚀表面引入的泄漏电流,降低器件的静态功耗,使器件的击穿电压得到提高。
  • 一种新型二维电子气浓度调控的晶体管结构及制作方法-202010767834.0
  • 张彦芳;钟乘煌;何晓;丁盛;高梁 - 无锡职业技术学院
  • 2020-08-03 - 2023-10-13 - H01L29/778
  • 本发明公开了一种新型二维电子气浓度调控的晶体管结构及制作方法,涉及半导体技术领域,该新型二维电子气浓度调控的晶体管结构包括衬底及制作在衬底上的氮化镓铝/氮化镓异质结构,氮化镓铝/氮化镓异质结构界面形成二维电子气,氮化镓铝/氮化镓异质结构上制作ε相氧化镓层,本申请利用ε相氧化镓层的自发极化和外加电场下的极化翻转行为和特性,对异质结构界面二维电子气浓度进行调控,可实现异质结构界面二维电子气浓度的增强或耗尽,不仅有利于提高器件的性能,而且为实现低导通电阻或增强型晶体管提供了新途径。
  • 一种基于氧处理的高性能p-GaN栅增强型晶体管-202320135793.2
  • 李祥东;王萌;袁嘉惠;王峻博;杨伟涛;游淑珍;张进成;郝跃 - 西安电子科技大学
  • 2023-01-17 - 2023-10-13 - H01L29/778
  • 本实用新型公开了一种基于氧处理的高性能p‑GaN栅增强型晶体管,包括:衬底、缓冲层、GaN高阻层、GaN沟道层、AlGaN势垒层、p‑GaN帽层、氧离子注入区、栅极、隔离区、源极以及漏极,其中,衬底、缓冲层、GaN高阻层、GaN沟道层以及AlGaN势垒层自下而上依次设置;p‑GaN帽层位于AlGaN势垒层的上表面中心位置;氧离子注入区位于AlGaN势垒层的内部,并且,氧离子注入区位于p‑GaN帽层的正下方;栅极位于p‑GaN帽层的上方;隔离区位于GaN高阻层的上方,源极和漏极位于GaN沟道层的上方,分别位于AlGaN势垒层5两侧。本实用新型提供的晶体管能够充分耗尽栅极区域下GaN沟道层和AlGaN势垒层之间产生的二维电子气,同时削弱晶体管栅极区域势垒层的极化效应,进而提高晶体管阈值电压和导通电流。
  • 一种具有渐变凹槽终端的高电子迁移率晶体管及制备方法-202310891975.7
  • 王冲;周璇;马晓华;李昂;刘凯;郝跃 - 西安电子科技大学
  • 2023-07-19 - 2023-10-10 - H01L29/778
  • 本发明涉及一种具有渐变凹槽终端的高电子迁移率晶体管及制备方法,晶体管包括:从下至上依次层叠设置的衬底层、缓冲层、第一沟道层和第一势垒层;N层依次层叠设置在部分第一势垒层的第一组合子层,每层第一组合子层包括层叠设置的第二势垒层和第二沟道层;N层依次层叠设置在部分第一势垒层的第二组合子层,每层第二组合子层包括层叠设置的第三势垒层和第三沟道层,从最下层的第1层第二组合子层至最上层的第N层第二组合子层中靠近第一组合层的一端呈层阶梯状结构设置。本发明通过在器件的栅极靠漏极边缘处引入渐变凹槽深度的终端结构来分散电场峰值,使得偏压较高时器件中的电场分布更加均匀,进而实现更高的击穿电压。
  • 一种集成肖特基势垒二极管的GaN RC-HEMT器件-202310851455.3
  • 周琦;吴桐;王皓晨;衡姿余;李竞研;熊琦;张波 - 电子科技大学
  • 2023-07-12 - 2023-10-10 - H01L29/778
  • 本发明属于半导体技术领域,尤其是涉及一种集成肖特基势垒二极管的GaN RC‑HEMT器件。本发明在传统GaN HEMT的基础上集成了肖特基势垒二极管,当漏极施加负压的绝对值增大到能够克服源极肖特基金属的势垒时,器件开始反向导通,此时通过AlGaN/GaN异质结沟道下方的肖特基势垒二极管续流,电流从阳极出发经过N型重掺杂GaN层到达阴极,器件的反向导通电压不受栅极阈值电压的影响;当漏极施加负压的绝对值进一步增大到一定程度时,器件上方HEMT结构栅下的2DEG沟道开启,进一步增加器件的反向导通电流。正向阻断时,栅极零偏,P‑GaN使栅极下方2DEG沟道被耗尽,实现器件增强型。本发明在实现了反向导通电压不受栅极阈值电压影响的同时,避免了器件电流能力下降,增大了最大电流密度。
  • 采用MBE刻蚀后外延的常关型氧化镓基器件及制备方法-202310862139.6
  • 杨伟锋;田成义;张传伦;张捷 - 厦门大学
  • 2023-07-14 - 2023-10-10 - H01L29/778
  • 本发明公开了一种采用MBE刻蚀后外延的常关型氧化镓基器件,包括:衬底;缓冲层,位于衬底上方;本征层,位于缓冲层上方;介质层,位于本征层上方;势垒层,本征层和介质层上表面的中部两端被刻蚀的位置形成第一凹槽,势垒层位于第一凹槽上方;盖帽层,本征层和介质层上表面的左右两侧被刻蚀的位置形成第二凹槽,盖帽层位于第二凹槽上方;钝化层,位于缓冲层、本征层和介质层左右两边缘被刻蚀的位置以及介质层和势垒层上方;栅电极及场板,分别位于中间的介质层以及钝化层上方;源电极,位于左侧的盖帽层上方;和漏电极,位于右侧的盖帽层上方。本发明公开了一种采用MBE刻蚀后外延的常关型氧化镓基器件的制备方法,提高器件性能和稳定性。
  • 半导体器件-202310872727.8
  • 张力;吴文杰;张凌芳;黄秋凯;赵晨 - 矽力杰半导体技术(杭州)有限公司
  • 2023-07-14 - 2023-10-10 - H01L29/778
  • 本申请提供一种半导体器件,包括第一晶体管以及第二晶体管。第一晶体管包括第一栅极、第二栅极、第一漏极以及第一源极。第二晶体管包括第二漏极、第三栅极以及第二源极。第二漏极电连接第一源极,并作为半导体器件的源极。第三栅极电连接第二栅极,并作为半导体器件的栅极。第二源极电连接第一栅极。第一漏极作为半导体器件的漏极。透过第一晶体管的第一栅极和第二栅极配置及第一晶体管的第一栅极和第二晶体管的第二源极连接,消除第一晶体管的栅极浮空,进而稳定第一晶体管的阈值电压,同时有效防止第一晶体管的误开启且不会带来整体电阻和栅电流的增加。可透过调节第二晶体管的阈值电压,调节整体半导体器件的阈值电压。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top