专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1837个,建议您升级VIP下载更多相关专利
  • [发明专利]一种高密度低寄生的电容装置-CN201010123023.3有效
  • 冯鹏;吴南健 - 中国科学院半导体研究所
  • 2010-03-11 - 2010-07-28 - H01L27/08
  • 本发明公开了一种高密度低寄生的电容装置,包括:一个由多晶硅栅、栅氧及连接到一起的源、漏和N阱构成的PMOS电容;多晶硅栅与第一层金属之间的第一电容;同一层金属之间的第二电容,其中该同一层金属由金属方块阵列构成,且每一个金属方块与其相邻的金属方块分别连接到电容装置的A端口和B端口;通孔与通孔之间的第三电容,其中每个通孔与其相邻的通孔分别连接到电容装置的A端口和B端口;MIM电容,具有上极板和下极板,上极板和下极板分别连接到电容装置的A端口和B端口。本发明通过在MOS电容上实现多晶硅栅与金属层之间的电容、同层金属之间的电容、通孔与通孔之间的电容、MIM电容等,最大限度的实现了单位面积上的电容。
  • 一种高密度寄生电容装置
  • [发明专利]高压侧半导体结构-CN201010118974.1有效
  • 邰翰忠;蒋昕志 - 崇贸科技股份有限公司
  • 2010-01-27 - 2010-07-28 - H01L27/088
  • 一种高压侧半导体结构。高压侧半导体结构包括一基板、一第一深井、一第二深井、一第一主动组件、一第二主动组件及一掺杂井。第一深井及第二深井形成于基板内。其中第一深井及第二深井具有相同的离子掺杂型态。第一主动组件及第二主动组件分别形成于第一深井及第二深井内。掺杂井形成于基板内,并形成于第一深井及第二深井之间。掺杂井、第一深井及第二深井相互分开,且第一深井及第二深井与掺杂井具有互补的离子掺杂型态。
  • 高压半导体结构
  • [发明专利]深沟槽绝缘栅极双极晶体管-CN200910261915.7无效
  • 维杰伊·帕塔萨拉蒂;苏吉特·巴纳吉 - 电力集成公司
  • 2009-12-21 - 2010-07-28 - H01L27/082
  • 本发明公开一种深沟槽绝缘栅极双极晶体管。在一个实施例中,功率晶体管器件包括第一导电类型的衬底,其与上覆的第二导电类型的缓冲层形成PN结。功率晶体管器件还包括第二导电类型的第一区域、邻接缓冲层的顶面的第二导电类型的漂移区域以及第一导电类型的本体区域。本体区域将第一区域与漂移区域分隔。第一和第二电介质区域分别邻接漂移区域的相对的侧向侧壁部分。电介质区域在垂直方向至少从本体区域下方向下至少延伸到缓冲层中。控制正向传导的沟槽栅极设置在与本体区域相邻并与其绝缘的电介质区域上方。
  • 深沟绝缘栅极双极晶体管
  • [发明专利]一种沟槽型半导体整流器及其制造方法-CN201010124526.2无效
  • 朱袁正;叶鹏;丁磊;冷德武 - 无锡新洁能功率半导体有限公司
  • 2010-03-04 - 2010-07-21 - H01L27/08
  • 本发明涉及一种沟槽型半导体整流器及其制造方法。其包括半导体基板、第一导电类型衬底及第一导电类型漂移区;一个或多个沟槽从所述第一主面延伸进入至第一导电类型漂移区,并在第一导电类型漂移区上部限定出一个或多个台面部,所述台面部的上部设置有第一导电类型注入层;沟槽内壁上覆盖有绝缘氧化层,在覆盖有绝缘氧化层的沟槽内淀积第一电极;第一导电类型漂移区对应于沟槽的槽底设置第二导电类型包围层,所述第二导电类型包围层包覆所述沟槽的槽底;所述半导体基板对应于第一主面上方淀积有第一金属层;所述半导体基板的第二主面上覆盖有第二金属层。本发明制造成本低廉、降低了肖特基整流器反向漏电流及肖特基整流器正向导通压降。
  • 一种沟槽半导体整流器及其制造方法
  • [发明专利]一种沟槽型大功率MOS器件及其制造方法-CN201010005206.5有效
  • 朱袁正;叶鹏;丁磊;冷德武 - 无锡新洁能功率半导体有限公司
  • 2010-01-15 - 2010-07-14 - H01L27/088
  • 本发明涉及一种沟槽型大功率MOS器件及其制造方法。所述沟槽型大功率MOS器件,在所述MOS器件的俯视平面上,包括位于半导体基板上的元胞区和终端保护结构,所述元胞区位于半导体基板的中心区,终端保护结构位于元胞区的外围;所述元胞区采用沟槽结构,元胞区内元胞通过元胞沟槽内的导电多晶硅并联成整体;所述终端保护结构包括位于其内圈的分压保护区和位于其外圈的截止保护区;通过在分压保护区内设置主结和至少一个分压环,提高分压保护区的耐压能力;根据器件的耐压要求,可以调整分压环上方的场氧化层的宽度,从而方便调整分压环间的距离,提高器件的耐压。本发明提高了器件耐压特性,降低了器件的制造成本。
  • 一种沟槽大功率mos器件及其制造方法
  • [发明专利]具有鞍鳍晶体管的半导体器件及其制造方法-CN200910164771.3有效
  • 李振烈;金东锡 - 海力士半导体有限公司
  • 2009-07-22 - 2010-07-07 - H01L27/088
  • 本发明涉及具有鞍鳍结构的半导体器件及其制造方法。一种制造半导体器件的方法包括:在半导体衬底的单元区域上形成暴露隔离区的垫氮化物层;在半导体衬底的隔离区中形成沟槽;在沟槽内形成隔离层;蚀刻半导体衬底的有源区至一定深度以形成凹陷有源区;蚀刻隔离层至一定深度以形成凹陷隔离区;在凹陷有源区和凹陷隔离区中沉积栅极金属层以形成单元晶体管的栅极;在栅极上部上形成绝缘层;移除垫氮化物层以暴露待形成接触塞的半导体衬底的区域;和在该区域的半导体衬底中沉积导电层以形成接触塞。
  • 具有晶体管半导体器件及其制造方法
  • [发明专利]半导体器件及其制造方法-CN200910265276.1有效
  • 大西和博;塚本和宏 - 株式会社瑞萨科技
  • 2009-12-28 - 2010-07-07 - H01L27/088
  • 本发明公开了一种半导体器件及其制造方法。目的在于:在使用阈值电压的绝对值互异的多个金属绝缘体半导体晶体管的情况下,可抑制阈值电压的绝对值较大的金属绝缘体半导体晶体管驱动电流的下降。第二n型金属绝缘体半导体晶体管T2n的阈值电压比第一n型金属绝缘体半导体晶体管T1n的阈值电压大,第二n型金属绝缘体半导体晶体管T2n所具有的第二n型金属绝缘体半导体高介电常数膜H2n中的镧原子浓度与镁原子浓度之和小于第一n型金属绝缘体半导体晶体管T1n所具有的第一n型金属绝缘体半导体高介电常数膜H1n中的镧原子浓度与镁原子浓度之和。
  • 半导体器件及其制造方法
  • [发明专利]具有倒T形鳍片多重栅晶体管的集成电路结构及形成方法-CN200910142994.X有效
  • 赖理学;林俊成 - 台湾积体电路制造股份有限公司
  • 2009-05-20 - 2010-07-07 - H01L27/088
  • 本发明是有关于一种具有倒T形鳍片多重栅晶体管的集成电路结构及形成方法,该方法包括以下步骤:提供一半导体基材;形成一第一绝缘区以及一第二绝缘区于该半导体基材中,且彼此相对;形成一具有一倒T形的磊晶半导体区,且包括:一水平盘,包括一底部,介于并邻接该第一绝缘区与该第二绝缘区,其中该水平盘的一底表面接触于该半导体基材;以及一鳍片,邻接该水平盘并在其上方;形成一栅极介电体于该鳍片的一上表面及至少该鳍片的侧壁的顶部;以及形成一栅极电极于该栅极介电体的上方。本发明还提供了一种具有倒T形鳍片多重栅晶体管的集成电路结构。因此本发明最终的鳍片场效应晶体管可以具有高驱动电流。
  • 具有形鳍片多重晶体管集成电路结构形成方法
  • [发明专利]一种具有改进型终端保护结构的沟槽型功率MOS器件-CN200910215280.7有效
  • 朱袁正;叶鹏 - 无锡新洁能功率半导体有限公司
  • 2009-12-29 - 2010-06-23 - H01L27/088
  • 本发明涉及一种沟槽型功率MOS器件,尤其是一种具有改进型终端保护结构的沟槽型功率MOS器件。在所述MOS器件的俯视平面上,包括位于半导体基板上的元胞区和终端保护结构,所述元胞区包括若干并联的元胞,并位于半导体基板的中心区;所述元胞区的外围设有终端保护结构,所述元胞区内元胞通过位于沟槽内的导电多晶硅并联成整体;所述终端保护结构包括位于其内圈的分压保护区和位于其外圈的截止保护区;所述分压保护区采用沟槽结构,所述沟槽结构包括至少两个分压沟槽,相邻两个分压沟槽间设有欧姆接触孔,使相邻两个分压沟槽间的第二导电类型层具有与源极相等的电势,改进了终端保护区的分压能力。本发明分压保护区能够平均分配电场,可以缩小保护区的尺寸,从而减小管芯面积,降低成本,与现有沟槽型功率MOS工艺兼容,制造方便。
  • 一种具有改进型终端保护结构沟槽功率mos器件
  • [发明专利]防静电保护结构及其制作方法-CN200810044152.6有效
  • 苏庆;徐向明 - 上海华虹NEC电子有限公司
  • 2008-12-19 - 2010-06-23 - H01L27/088
  • 本发明公开了一种防静电保护结构,在第一多晶硅栅的右侧设置有第二多晶硅栅,第一多晶硅栅与第二多晶硅栅之间隔有第三金属硅化物,第三金属硅化物的下方设置有第二N+扩散区,第二多晶硅栅的右侧下方设置有第三N+扩散区,第二N+扩散区与第三N+扩散区之间设置有第二沟道N型扩散区,第三N+扩散区上方设置有第四金属硅化物。本发明还公开了一种上述的防静电保护结构的制作方法,在制作第一多晶硅栅的时候同时制作第二多晶硅栅,在此之前采用N型埋层注入的形式,或者在此之后透过所述第二多晶硅栅通过注入方式形成第二沟道N型扩散区。本发明能够有效的防止静电对器件的伤害,同时节省了原先制作金属硅化物阻挡区的掩膜版,从而降低了生产成本。
  • 静电保护结构及其制作方法
  • [发明专利]包括槽和槽内的传导结构的电子器件-CN200910209208.3有效
  • G·H·罗切尔特 - 半导体元件工业有限责任公司
  • 2009-11-02 - 2010-06-23 - H01L27/088
  • 一种电子器件可包括晶体管。在一实施方式中,晶体管可包括具有主表面的半导体层和传导结构。传导结构可包括邻近主表面放置的水平定向掺杂区、与主表面和水平定向掺杂区间隔开的下面掺杂区,以及延伸穿过半导体层的大部分厚度且电连接掺杂水平区和下面掺杂区的垂直定向传导区。在另一实施方式中,晶体管可包括栅极电介质层,其中场效应晶体管设计成具有约20V的最大栅极电压,约30V的最大漏极电压,且优良指数不大于约30mΩ*nC。一种形成电子器件的方法可包括提供包括衬底的工件,包括下面掺杂区和覆盖在下面掺杂区上的半导体层,其中半导体层具有与下面掺杂区间隔开的主表面。此方法还可包括形成从主表面延伸到下面掺杂区的垂直定向传导区,和形成邻近主表面的水平定向掺杂区。在电子器件的制成形式中,与垂直定向传导区相比,水平定向掺杂区进一步在横向方向朝已经形成或将形成源极区的区延伸。电子器件包括晶体管,晶体管包括下面掺杂区、垂直定向传导区和水平定向掺杂区。
  • 包括传导结构电子器件
  • [发明专利]一种新型的抗总剂量辐照的集成电路-CN200910242576.8无效
  • 刘文;黄如;黄德涛 - 北京大学
  • 2009-12-18 - 2010-06-23 - H01L27/088
  • 本发明公开了一种新型的抗总剂量辐照的集成电路,属于电子技术领域。本发明旨在提供一种可以减少NMOS器件总剂量辐照后关态泄漏电流的新型抗总剂量辐照的集成电路。所述集成电路包括NMOS器件,也可包括PMOS器件,所述器件之间通过衬底上的沟槽隔离,其特征在于,在和所述NMOS器件相邻的沟槽中,沟槽填充材料和衬底材料之间存在一低介电常数的界面材料,其介电常数优选小于3.9。本发明可用于航天、军事、核电和高能物理等与总剂量辐照相关的行业。
  • 一种新型剂量辐照集成电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top