“H01L27/08”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1837个，建议您升级VIP下载更多相关专利

[发明专利]多沟道ESD器件及其方法-CN200810214420.4有效
发明人： A·萨利赫;刘明焦;S·C·沙斯特瑞;T·基纳;G·M·格里芙娜;小J·M·帕希;弗兰辛·Y·罗伯;张基 -专利权人：半导体元件工业有限责任公司
申请日： 2008-08-26 - 公布日： 2009-04-15 - 主分类号： H01L27/08 文献下载
摘要：本发明提供一种多沟道ESD器件及其方法。在一种实施方式中，ESD器件配置为包括齐纳二极管和P-N二极管。
沟道 esd 器件及其方法

[发明专利]半导体电容结构-CN200710181148.X无效
发明人：叶达勋 -专利权人：瑞昱半导体股份有限公司
申请日： 2007-10-12 - 公布日： 2009-04-15 - 主分类号： H01L27/08 文献下载
摘要：本发明公开了一种半导体电容结构，其包含第一金属层、第二金属层、第一组介电窗插塞、第二组介电窗插塞以及介电层。该第一金属层包含第一区段，多个平行的第二区段，第三区段，及多个平行的第四区段。该第二金属层包含第五区段，多个平行的第六区段，第七区段，及多个平行的第八区段。该第一组介电窗插塞连接该第二区段及该第六区段。该第二组介电窗插塞连接该第四区段及该第八区段。
半导体电容结构

[发明专利]半导体装置及其制造方法-CN200810161791.0无效
发明人：佐山康之 -专利权人：三洋电机株式会社;三洋半导体株式会社
申请日： 2008-09-26 - 公布日： 2009-04-01 - 主分类号： H01L27/088 文献下载
摘要：本发明涉及一种半导体装置及其制造方法。在具有超结结构的衬底形成MOSFET时，例如若是n沟道型MOSFET，则在柱状p-型半导体区域形成沟道区域。超结结构通过将柱状半导体区域微细化而具有可降低电流路径的电阻值的优点，但因微细化而导致在扩散区域形成的沟道区域彼此的间隔距离也变窄，存在栅电极下方的电流路径变窄、电阻值增加的问题。在栅电极的下方设置高浓度的n型杂质区域。通过将栅极长度设定在沟道区域的深度以下，可使由n型杂质区域的侧面与相邻沟道区域的侧面形成的pn接合面大致垂直于衬底表面。由此，即使进行超结结构的微细化，也不会超过必要程度地缩窄沟道区域间的间隔距离(栅电极下方的电流路径)，故能避免电阻增加。而且，由于在n型半导体区域内，耗尽层均匀扩展，可提高该区域的杂质浓度，故有助于降低电阻。
半导体装置及其制造方法

[发明专利]功率晶体管结构及其制作方法-CN200710153214.2无效
发明人：王廷熏 -专利权人：茂德科技股份有限公司
申请日： 2007-09-29 - 公布日： 2009-04-01 - 主分类号： H01L27/088 文献下载
摘要：本发明的功率晶体管结构将位于一晶粒的晶胞区的第一栅极及位于该晶粒的边缘区的第二栅极均形成于半导体基板中。该第一栅极及第二栅极电性相连，且该第二栅极连接一接触线，以连接至一焊垫以传输栅极控制信号。该半导体基板从表面向下依序包含第一半导体层、第二半导体层及第三半导体层，该第一及第三半导体层为第一导电型(例如n型)，该第二半导体层为第二导电型(例如p型)，该第一及第三半导体层分别作为该功率晶体管的源极及漏极。
功率晶体管结构及其制作方法

[发明专利]形成高电容二极管的方法及其结构-CN200810211051.3有效
发明人： D·D·马里罗;S·C·沙斯特瑞;G·M·格里瓦纳;E·D·富克斯 -专利权人：半导体元件工业有限责任公司
申请日： 2008-08-20 - 公布日： 2009-03-25 - 主分类号： H01L27/08 文献下载
摘要：本发明公开了形成高电容二极管的方法及其结构。在一个实施方案中，在相反传导类型的半导体区域内形成高掺杂半导体沟道，以增加器件的电容。
形成电容二极管方法及其结构

[发明专利]半导体器件、采用其的电子产品及其制造方法-CN200810215207.5有效
发明人：金大益;金容一 -专利权人：三星电子株式会社
申请日： 2008-09-18 - 公布日： 2009-03-25 - 主分类号： H01L27/088 文献下载
摘要：本发明公开一种半导体器件、采用其的电子产品及其制造方法。本发明提供了一种能够减小厚度的半导体器件、一种采用该器件的电子产品、以及一种制造该器件的方法。制造半导体器件的方法包括制备具有第一和第二有源区的半导体衬底。第一有源区中的第一晶体管包括第一栅极图案和第一杂质区。第二有源区中的第二晶体管包括第二栅极图案和第二杂质区。第一导电图案在第一晶体管上，其中第一导电图案的至少一部分被布置为与第二栅极图案的至少一部分和半导体衬底的上表面相距相同的距离。可以在形成第二晶体管的同时在第一晶体管上形成第一导电图案。
半导体器件采用电子产品及其制造方法

[发明专利]ED反相电路及包含ED反相电路的集成电路元件-CN200810214953.2有效
发明人：野村刚彦;神林宏;新山勇树;吉田清辉 -专利权人：古河电气工业株式会社
申请日： 2008-08-29 - 公布日： 2009-03-04 - 主分类号： H01L27/085 文献下载
摘要：一种ED反相电路及包含ED反相电路的集成电路元件，其中具有较宽带隙的第二氮化物基化物半导体的第二半导体层形成在具有较小带隙的第一氮化物基化合物半导体的第一半导体层上，该第二半导体层包括开口，在通过开口露出的第一半导体层的一部分上形成栅绝缘层。在第一栅电极两侧形成的第一源电极和第一漏电极与第二半导体层形成欧姆接触。第二栅电极与第二半导体层形成肖特基接触，在第二栅电极两侧形成的第二源电极和第二漏电极与第二半导体层形成欧姆接触。
ed 电路包含集成电路元件

[发明专利]半导体器件及其制造方法-CN200810213400.5有效
发明人：海老原美香 -专利权人：精工电子有限公司
申请日： 2008-08-28 - 公布日： 2009-03-04 - 主分类号： H01L27/08 文献下载
摘要：本发明的名称为半导体器件及其制造方法，在半导体衬底表面上，形成与半导体衬底导电类型相反的导电类型外延层，在除用作电阻器的部分外的部分中形成沟槽，并且为沟槽填充绝缘薄膜，以三维方式形成相互分隔的U形电阻器。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN200810212650.7无效
发明人：张德基 -专利权人：东部高科股份有限公司
申请日： 2008-08-27 - 公布日： 2009-03-04 - 主分类号： H01L27/088 文献下载
摘要：本发明公开了一种半导体器件及其制造方法，该半导体器件包括：半导体衬底，包括其内含有第一导电类型杂质的第一区域；隔离膜，在所述第一区域中限定第一有源区和第二有源区；第一LDD区域，在所述第一有源区中以第一距离彼此隔开，并包含第二导电类型杂质；以及第二LDD区域，在所述第二有源区中以小于所述第一距离的第二距离彼此隔开，并注入有第二导电类型杂质。
半导体器件及其制造方法

[发明专利]半导体集成电路装置及其制造方法-CN200810083369.8有效
发明人：柯志欣;李文钦;葛崇祜;陈宏玮 -专利权人：台湾积体电路制造股份有限公司
申请日： 2008-03-13 - 公布日： 2009-01-21 - 主分类号： H01L27/088 文献下载
摘要：本发明提供一半导体集成电路装置及其制造方法，其可选择性对第一与第二晶体管的沟道施加应力。其中一第一晶体管的栅极结构包括一应力源，其在第一晶体管的沟道中产生应力，且一第二晶体管的栅极结构与一材料层接触，而材料层在第二晶体管的沟道中产生应力。通过本发明的半导体集成电路装置及其制造方法能够对晶体管沟道施加所需的张应力或压应力。
半导体集成电路装置及其制造方法

[发明专利]半导体装置及其制造方法-CN200810135866.8无效
发明人：山田隆顺 -专利权人：松下电器产业株式会社
申请日： 2008-07-17 - 公布日： 2009-01-21 - 主分类号： H01L27/088 文献下载
摘要：一种半导体装置，其中，第一MIS晶体管具备：在第一活性区域中的第一侧壁衬垫的外侧方下形成的第一源极漏极区域(108a)；在第一源极漏极区域上形成的第一硅化物膜(112a)；和形成于半导体基板上、在第一活性区域中的栅极长度方向产生应力的应力绝缘膜(114)，第二MIS晶体管具备：在第二活性区域中的第二侧壁衬垫的外侧方下形成的第二源极漏极区域(108b)；形成于第二栅极电极、第二侧壁衬垫及第二源极漏极区域的一部分上，由第一保护绝缘膜(109b)和第二保护绝缘膜(110b)构成的第一保护膜(111b)；在第二源极漏极区域上形成的第二硅化物膜(112b)；和应力绝缘膜。从而，在源极漏极区域上具有硅化物膜的晶体管中，防止产生接合泄漏。
半导体装置及其制造方法

[发明专利]晶体管的制造-CN200680039046.8有效
发明人：袁述;康学军;林世鸣 -专利权人：霆激技术有限公司
申请日： 2006-09-01 - 公布日： 2009-01-21 - 主分类号： H01L27/082 文献下载
摘要：一种例如高电子迁移率晶体管的晶体管的制造方法，每一个晶体管包括在共用衬底之上的多个外延层，该方法包括：(a)在多个外延层的第一表面上形成多个源极接点；(b)在第一表面上形成至少一个漏极接点；(c)在第一表面上形成至少一个栅极接点；(d)在栅极接点、源极接点和漏极接点之上和之间形成至少一个绝缘层；(e)在至少一个绝缘层的至少一部分上形成导电层，以连接源极接点；以及(f)在导电层之上形成至少一个热沉层。
晶体管制造

[发明专利]半导体装置及其制造方法-CN200810133183.9有效
发明人：王俊利;平野智之;片冈豊隆;萩本贤哉 -专利权人：索尼株式会社
申请日： 2008-07-09 - 公布日： 2009-01-14 - 主分类号： H01L27/088 文献下载
摘要：本发明公开了一种半导体装置，其包括：在半导体基板上形成的第一组晶体管；以及在所述半导体基板上形成的第二组晶体管，所述第二组中每个晶体管的工作电压低于所述第一组中每个晶体管的工作电压；其中，所述第一组中的每个晶体管包括经过第一栅绝缘膜在所述半导体基板上形成的第一栅电极和在所述第一栅电极上形成的硅化物层；所述第二组中的每个晶体管包括经过第二栅绝缘膜在形成于所述半导体基板上面的绝缘膜中的栅形成用沟槽内形成的第二栅电极；并且，形成有保护膜使其覆盖住所述第一组晶体管的每个第一栅电极上的所述硅化物层。
半导体装置及其制造方法

[实用新型]一种功率沟槽式MOS场效应管-CN200820035129.6无效
发明人：朱袁正;张鲁 -专利权人：苏州硅能半导体科技股份有限公司
申请日： 2008-04-11 - 公布日： 2009-01-14 - 主分类号： H01L27/088 文献下载
摘要：一种功率沟槽式MOS场效应管，其特征在于对MOS场效应管有源区外围的终端保护结构进行了以下几方面改进：1.将单胞阵列的边缘单胞外围的P－阱直接作为场限环；2.将场板中的场氧化硅层作为P型杂质离子自对准注入的阻挡层直接形成场限环P－区，截止环P－区及单胞的P－阱；3.在P型掺杂之后直接进行N型掺杂，使得场限环P－区、截止环P－区和单胞阵列的P－阱三者上部均带N+区；4.在终端保护结构处，金属层连续或分段的覆盖所有场限环与场板区域上方。本实用新型在保证产品性能的前提下，节省了场限环光刻版，多晶硅光刻版及源区注入光刻板，将原来的七块光刻板减少到四块光刻版，从而大大降低了制造成本，可适用于大批量低成本制造功率沟槽式MOS场效应管。
一种功率沟槽 mos 场效应

[实用新型]MOS结构的功率晶体管-CN200820033030.2无效
发明人：张景超;刘利峰;刘清军;赵善麒 -专利权人：江苏宏微科技有限公司
申请日： 2008-03-19 - 公布日： 2008-12-31 - 主分类号： H01L27/088 文献下载
摘要：本实用新型涉及一种MOS结构的功率晶体管，包括金属层、绝缘介质层、多晶硅层、栅氧化层和第三掺杂层、第二掺杂层和第一掺杂层，多晶硅层一端与相邻多晶硅层之间的有源区原胞具有引线孔，金属层延伸至引线孔与第三掺杂层和第二掺杂层相接导通；多晶硅层另一端与相邻多晶硅层之间的有源区虚拟原胞的金属层与第二掺杂层之间具有绝缘介质层，或金属层与第三掺杂层和第二掺杂层之间具有绝缘介质层。本实用新型增加了一个没有电连接的有源区虚拟原胞结构，在不改变有源区原胞密度前提下，通过增加有源区虚拟原胞，减小了第二掺杂层空间电荷区曲率半径，能提高器件击穿电压，改善器件输入、输出及开关特性的特点。
mos 结构功率晶体管