“G06F30/33”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1813个，建议您升级VIP下载更多相关专利

[发明专利]静态时序分析方法及其系统-CN202211733246.0有效
发明人：汤雅权 -专利权人：芯耀辉科技有限公司
申请日： 2022-12-30 - 公布日： 2023-10-20 - 主分类号： G06F30/3315 文献下载
摘要：本申请提供了一种静态时序分析方法及其系统，静态时序分析方法包括：获取网表文件；对网表文件特征化，生成多个第一接口文件；将至少一个第一接口文件标记为兴趣接口文件；根据网表文件对兴趣接口文件重新特征化，生成至少一个第二接口文件；合并第一接口文件和第二接口文件，生成时序接口库；对时序接口库进行时序分析，生成分析结果。经过网表文件的初次特征化，其产生的第一接口文件将整个集成电路的电路规模进行了相当比例的简化，再复用第一接口文件，对兴趣接口文件重新特征化，可以快速生成较高精确度的第二接口文件，通过合并特征化和重新特征化的第一接口文件和第二接口文件，实现了大幅提升静态时序分析流程的流畅度和精确度。
静态时序分析方法及其系统

[发明专利]一种FPGA及其时序收敛方法-CN201911083975.4有效
发明人：牟涛;王振华;周东杰;李超;赵会斌;吕玄兵;马志敏;朱付强;蔡娆娆 -专利权人：许继集团有限公司;许继电气股份有限公司;许昌许继软件技术有限公司;国家电网有限公司
申请日： 2019-11-07 - 公布日： 2023-10-20 - 主分类号： G06F30/3315 文献下载
摘要：本发明涉及一种FPGA及其时序收敛方法，属于FPGA及嵌入式开发技术领域，方法采用ODDR模块使FPGA内部同步采样时钟的路径固定，且走线延时可以预测，方便时序收敛的实现；通过全局时钟资源模块获取基准时钟，对基准时钟进行两路锁相环的时钟偏移调节，用于调整时钟与数据走线的相位关系，通过调节合适的第一时钟偏移和第二时钟偏移，使在FPGA输入数据的路径最大、最小延时范围，以及FPGA输出数据的路径最大、最小延时范围均满足一定条件，从而达到时序收敛。本发明通过两次时钟偏移分别确定了FPGA输出至从芯片的工作时钟，以及输出数据寄存器的同步时钟，分别用于提升FPGA的数据输入接口及数据输出接口的时序收敛余量，以防止发送和接收公用系统时钟导致的时序冲突。
一种 fpga 及其时序收敛方法

[发明专利]框架单元信息获取方法、装置及电子设备-CN202011242322.9有效
发明人：徐一建 -专利权人：海光信息技术股份有限公司
申请日： 2020-11-09 - 公布日： 2023-10-20 - 主分类号： G06F30/3323 文献下载
摘要：本申请涉及集成电路设计领域，具体而言，涉及一种框架单元信息获取方法、装置及电子设备。本申请实施例提供的框架单元信息获取方法，包括：针对目标版图中包括的每个第一框架单元，获取所述第一框架单元的属性信息；从框架单元标准库中查找出与所述第一框架单元具有相同属性信息的第二框架单元；确定所述第一框架单元为将所述第二框架单元从所述框架单元标准库中调用至所述目标版图中而形成的框架单元，以将所述第二框架单元的唯一标识信息作为所述第一框架单元的框架单元信息。本申请实施例提供的框架单元信息获取方法、装置及电子设备能够减少获取框架单元信息的工作量，从而提高框架单元信息的获取效率，同时，还能够保证正确率。
框架单元信息获取方法装置电子设备

[发明专利]用例生成方法及装置、测试方法、可测试性设计方法-CN202110852705.6有效
发明人：高维;李晨;肖珂 -专利权人：西安芯海微电子科技有限公司
申请日： 2021-07-27 - 公布日： 2023-10-20 - 主分类号： G06F30/3315 文献下载
摘要：本申请实施例提供一种用例生成方法及装置、测试方法、可测试性设计方法，涉及芯片测试技术领域。该用例生成方法包括：通过预设约束文件对低速模块进行综合，以得到综合后的低速模块；基于插入扫描链后的编译工具和所述综合后的低速模块生成SPF文件；获取所述综合后的低速模块中捕获模式的目标频率；基于所述目标频率修改所述SPF文件中的参数，并基于修改后的SPF文件生成测试用例。该方法在预设约束文件中未定义扫描时钟，并通过修改SPF文件中的参数，从而可以降低扫描测试的捕获模式的频率，可以使得低速模块和高速模块可以一起进行测试。进而可以减小综合低速模块所得的面积，从而减少测试成本，还可以提高测试覆盖率。
生成方法装置测试设计

[发明专利]基于相似理论的复杂电磁环境逼真度评估模型系统及方法-CN201911276778.4有效
发明人：贺正求;徐忠富;常文泰;胡然;张才坤;杨小军;严长伟;王利华;石川;刘文甫 -专利权人：中国人民解放军63892部队
申请日： 2019-12-12 - 公布日： 2023-10-20 - 主分类号： G06F30/3308 文献下载
摘要：本发明提供一种基于相似理论的复杂电磁环境逼真度评估模型系统及方法，用于对装备试验中构建的模拟电磁环境进行逼真度评估。该逼真度评估模型包括：数据库模块，用于存储开展逼真度评估的各类数据；数据处理模块，具备信号筛选、信号分类、特征数据生成等功能，为相似度计算提供数据输入；相似度计算模块，分层次完成特征相似度、信号相似度、系统相似度的计算工作，包含了进行相似度计算的核心算法；数据存取模块，以总线形式完成前述数据处理模块、相似度计算模块、显示模块与数据库模块之间的数据存取操作；显示模块，提供多种形式的评估结果显示功能。本发明可有效提升装备试验中电磁环境逼真度评估的准确性和针对性。
基于相似理论复杂电磁环境逼真评估模型系统方法

[发明专利]指令流跟踪验证方法及调试系统-CN202310752629.0有效
发明人：谭太秋;王兵 -专利权人：北京象帝先计算技术有限公司
申请日： 2023-06-26 - 公布日： 2023-10-20 - 主分类号： G06F30/3308 文献下载
摘要：本公开提供一种指令流跟踪验证方法及调试系统，该系统包括仲裁模块、验证模块以及用于与待调试芯片中的各个单核一一对应连接的嵌入式跟踪宏单元ETM；所述ETM，被配置为：抓取与自身连接的单核在实际运行预设激励后产生的记录数据，并将所述记录数据编码成实际数据包发送给所述仲裁模块；所述仲裁模块，被配置为：根据所述各个单核的工作频率，将各个单核的实际数据包整合输出成一路调试数据包；所述验证模块，被配置为：模拟各个单核在运行所述预设激励后产生的模拟数据包；将所述模拟数据包与所述调试数据包进行比对，根据比对结果输出跟踪验证结果。该调试系统可以适用于各个单核的型号不同的异构多核芯片，增加了调试系统的使用范围。
指令跟踪验证方法调试系统

[发明专利]一种时序性能调整方法及装置-CN202310843149.5有效
发明人：李玉洁;刘洋;蔡刚;魏育成 -专利权人：中科亿海微电子科技（苏州）有限公司
申请日： 2023-07-11 - 公布日： 2023-10-20 - 主分类号： G06F30/337 文献下载
摘要：本发明提供一种时序性能调整方法，包括：预定义优化次数阈值和关键路径延时预期值；对当前电路进行时序分析并返回关键路径延时信息；基于所述关键路径延时信息和当前优化次数判断所述当前电路是否满足所述优化次数阈值或关键路径延时预期值，若满足，则对所述当前电路进行优化后的编译操作，若不满足，则执行时序优化操作，得到本次优化后的电路，判断其时序性能是否提升。通过定义优化次数阈值，防止优化死循环，如果一直无法满足电路时序要求，无法退出，和关键路径延时预期值有效防止过度优化，提高整体电路布局效率；提高布局优化效果和提高布局优化效率，提高电路的性能。本发明提供的装置具有相应优势。
一种时序性能调整方法装置

[发明专利]一种关键时序路径的优化方法及系统-CN202310954693.7有效
发明人：贝泽华;杨静磊;唐洁群 -专利权人：上海合见工业软件集团有限公司
申请日： 2023-08-01 - 公布日： 2023-10-20 - 主分类号： G06F30/331 文献下载
摘要：本发明涉及电子设计自动化技术领域，特别是涉及一种关键时序路径的优化方法及系统，该优化方法通过评估关键路径上节点的到达时间，来决定各节点的目标处理器，其中对于节点i，其目标处理器为使得相关时序路径终点到达时间最短的处理器。通过该方法，在优化的过程中直接基于时序图计算每个节点的最短到达时间，从而避免出现仿真结果与实际不一致的情况，并且本发明能够使得所有时序图终点的到达时间达到最优，也即每条关键路径上的到达时间为最短到达时间，能够提高整体电路性能。
一种关键时序路径优化方法系统

[发明专利]UVM验证平台的自动配置生成方法及相关设备-CN202310691737.1有效
发明人：俞挺 -专利权人：珠海星云智联科技有限公司
申请日： 2023-06-13 - 公布日： 2023-10-20 - 主分类号： G06F30/33 文献下载
摘要：本申请公开了一种UVM验证平台的自动配置生成方法及相关设备，该方法包括：获取UVM验证平台中的待验证模块的用户手册，用户手册用于描述各类寄存器和表项的信息；根据用户手册生成UVM配置文件，UVM配置文件用于传递配置变量信息；基于UVM配置文件，配置m个寄存器读写函数；通过n个寄存器读写函数调用k个寄存器功能函数，通过该k个寄存器功能函数将UVM配置文件中的结构体赋值传递给与n个寄存器读写函数对应的寄存器，m个寄存器读写函数包括n个寄存器读写函数。采用本申请可以提升UVM验证平台的自动配置。
uvm 验证平台自动配置生成方法相关设备

[发明专利]一种调试系统中数据的处理方法、装置、设备及存储介质-CN202310379000.6有效
发明人：申明伟;马振鹏;茅振宇 -专利权人：合芯科技有限公司;合芯科技（苏州）有限公司
申请日： 2023-04-10 - 公布日： 2023-10-20 - 主分类号： G06F30/331 文献下载
摘要：本申请是关于一种调试系统中数据的处理方法、装置、设备及存储介质，所述方法包括：通过目标调试模块监测目标功能模块中待调试数据的变化，待调试数据包括目标寄存器存储的寄存器数据以及第一IO引脚的状态数据；目标寄存器以及第一IO引脚分别为在目标功能模块的调试过程中调用的寄存器与IO引脚；当待调试数据变化后，将待调试数据记录至目标调试模块对应的寄存器中，得到映射调试数据；当接收到主机设备读取映射调试数据的请求时，通过目标调试模块将映射调试数据通过目标IO引脚发送至主机设备。在不设计额外电路的基础上可以获取CPLD器件内部寄存器中的数据以及IO引脚状态数据，进而简化调试流程的同时较低调试难度。
一种调试系统数据处理方法装置设备存储介质

[发明专利]一种锂离子电池功率输入电热耦合模型建立方法-CN202010772931.9有效
发明人：胡明辉;周安健;陈伦国;傅春耘;金国庆;孙冬野;石万凯 -专利权人：重庆大学;重庆长安汽车股份有限公司
申请日： 2020-08-04 - 公布日： 2023-10-20 - 主分类号： G06F30/3323 文献下载
摘要：本发明涉及一种锂离子电池功率输入电热耦合模型建立方法，属于电池管理技术领域。该方法包括以下步骤：步骤1：构建锂离子电池功率输入等效电路模型；步骤2：模型的参数辨识；步骤3：基于Matlab/Simulink仿真平台搭建功率输入电热耦合模型，在动态工况下模型精度验证；步骤4：将功率输入电池耦合模型应用于新能源汽车动力总成系统仿真模型。本发明给出的功率输入锂离子电池电热耦合模型能准确描述电池动态响应，将其应用于新能源汽车动力总成系统模型，对于提高新能源汽车动力总成系统模型精度以及控制策略合理性有重要意义。
一种锂离子电池功率输入电热耦合模型建立方法

[发明专利]带DMA接口的SPI模块验证平台和方法-CN202310846508.2在审
发明人：刘昱玮;刘功哲;冯华;冷勇;蒋晓倩 -专利权人：上海芯钛信息科技有限公司
申请日： 2023-07-11 - 公布日： 2023-10-17 - 主分类号： G06F30/33 文献下载
摘要：本申请涉及一种带DMA接口的SPI模块验证平台和方法。所述验证平台包括：仿真测试顶层文件，用于验证平台的初始化，以及连接验证平台和待测模块DUT，并启动测试用例；基础测试组件，用于创建平台环境以及SPI配置组件，以及提供用于测试用例实用的公用任务；测试用例组件，用于为所述待测模块DUT的功能测试提供测试用例，在所述测试用例中完成所述SPI配置组件的随机化、测试激励产生以及数据包启动与运行，并且调用所述基础测试组件的所述公用任务进行传输数据比较；环境创建组件，用于对AHB验证系统进行组件封装、对AHB验证系统的代理组件进行组件参数配置以及设置SPI代理组件；采用本方法能够提高带DMA接口的SPI模块验证效率。
dma 接口 spi 模块验证平台方法

[发明专利]构建SystemVerilog对象多层结构的按需加载方法、电子设备和介质-CN202310892683.5在审
发明人：林航 -专利权人：北京云枢创新软件技术有限公司;上海合见工业软件集团有限公司;成都融见软件科技有限公司
申请日： 2023-07-20 - 公布日： 2023-10-17 - 主分类号： G06F30/33 文献下载
摘要：本发明涉及芯片技术领域，尤其涉及一种构建SystemVerilog对象多层结构的按需加载方法、电子设备和介质，方法包括步骤S1、获取SV子类对象需要构建的数据对应的构建数据类型和构建关键字，将多层结构中的SV子类对象对应的层级作为当前层级，执行步骤S2；步骤S2、判断内存中是否存在对应的缓存数据，若是，执行步骤S4，否则，执行步骤S3；步骤S3、加载当前层级中的构建数据类型对应的所有数据，并缓存至内存中；步骤S4、基于构建关键字进行匹配，若成功，则返回目标数据，结束流程，否则，执行步骤S5；步骤S5、将当前层级所对应的父类作为当前层级，返回步骤S2。本发明降低了大部分数据建模时间以及内存占用。
构建 systemverilog 对象多层结构加载方法电子设备介质

[发明专利]一种基于SPICE仿真验证环形振荡器子电路特征的方法-CN202310960125.8在审
发明人：江荣贵;杨帆;杨自锋;陈彬 -专利权人：深圳华大九天科技有限公司
申请日： 2023-08-01 - 公布日： 2023-10-13 - 主分类号： G06F30/3308 文献下载
摘要：一种基于SPICE仿真验证环形振荡器子电路特征的方法，包括以下步骤：接上STA电路断开的时序弧，在所述STA电路中查找闭环子电路并判断其是否能够形成电路振荡；基于能够形成电路振荡的闭环子电路，搭建SPICE仿真网表并完成SPICE仿真；解析SPICE仿真结果文件，获取环形振荡器子电路的时序数据，进行验证分析。本发明通过先接上STA断开的时序弧，定位到闭环子电路并判断其是否振荡，然后搭建闭环子电路的SPICE仿真网表，完成SPICE动态仿真以及验证分析，克服了STA无法直接分析环形振荡器子电路时序的缺点，且基于SPICE仿真精度的时序数据，能够准确地验证环形振荡器的时序特征，并研究在不同的PVT条件下其电路振荡频率的变化。
一种基于 spice 仿真验证环形振荡器电路特征方法

[发明专利]一种芯片极限频率的预测方法、装置、设备及介质-CN202311134151.1在审
发明人：赖振楠;李文俊;张兴华;肖浩 -专利权人：深圳宏芯宇电子股份有限公司
申请日： 2023-09-05 - 公布日： 2023-10-13 - 主分类号： G06F30/3308 文献下载
摘要：本发明公开了一种芯片极限频率的预测方法、装置、设备及介质，所述方法包括：获取芯片当前的工作温度范围；获取芯片历史运行过程中的若干组工作温度范围以及在不同工作温度范围下的运行频率，生成数据集；采用所述数据集对LSTM网络进行训练，生成预测模型；将所述芯片当前的工作温度范围输入至所述预测模型，得到芯片的极限频率。本发明只需要根据芯片的工作温度范围和预测模型，就可以快速地预测出芯片的极限频率，提高了预测效率，并降低了成本。
一种芯片极限频率预测方法装置设备介质