“G06F30/331”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果456个，建议您升级VIP下载更多相关专利

[发明专利]一种时序路径分析方法、装置、设备及其存储介质-CN202310913683.9在审
发明人：邵中尉;张吉锋;周思远 -专利权人：上海思尔芯技术股份有限公司
申请日： 2023-07-24 - 公布日： 2023-10-27 - 主分类号： G06F30/3312 文献下载
摘要：本申请公开了一种时序路径分析方法、装置、设备及其存储介质，涉及电路设计技术领域。包括获取时序路径集合，所述时序路径集合基于搜索得到；基于所述时序路径集合，获取时序分析的逻辑组合；基于所述逻辑组合，获取时序路径；对所述时序路径进行抽象建模，获取计算模型；基于所述计算模型，获取时序分析结果。本申请针对于具有多条路径分支的时序路径来说，其能够详细地、精确地计算每条时序路径中各个节点的建立时间余量和保持时间余量。以解决两个时序逻辑模块之间存在较为复杂的组合逻辑模块结构，现有技术方案的计算结果不准确的和不详尽的技术问题，从而能够更好地服务于后续分割步骤。
一种时序路径分析方法装置设备及其存储介质

[发明专利]一种仿真验证方法、装置、设备及介质-CN202310901550.X在审
发明人：金留念;王大中;曹蓓;裴良杰;姜丙亚 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2023-07-21 - 公布日： 2023-10-27 - 主分类号： G06F30/331 文献下载
摘要：本发明公开了一种仿真验证方法、装置、设备及介质，涉及集成电路技术领域。该仿真验证方法应用于设置有外接硬件加速器的仿真验证平台，包括：构建并调用验证脚本；利用硬件加速器加载被测对象；依据验证脚本的仿真验证数据进行硬件接口驱动测试并输出仿真验证结果，其中，硬件接口驱动测试用于驱动测试被测对象的硬件加速器的硬件接口；根据仿真验证结果完成仿真验证。由于通过用于调用硬件加速器的硬件接口，避免了还需要额外的步骤或流程驱动硬件接口，以此提升仿真验证速率。
一种仿真验证方法装置设备介质

[发明专利]门级网表的处理方法、装置、设备和存储介质-CN202210415813.1在审
发明人：张阳;杨梁 -专利权人：龙芯中科技术股份有限公司
申请日： 2022-04-20 - 公布日： 2023-10-27 - 主分类号： G06F30/3315 文献下载
摘要：本发明实施例提供了一种门级网表的处理方法、装置、设备和存储介质，该方法包括：获取原始门级网表和对应的时序约束文件；根据原始门级网表和时序约束文件，确定原始门级网表中包括的时序路径组；保持时序路径组中时序路径的逻辑功能不变，重构时序路径组中的时序路径，得到目标门级网表。在重构后的时序路径组中时序路径所包括的每一级逻辑单元均能够在时序路径组中任一其他时序路径中找到相同类型的逻辑单元，使数据信号在不同时序路径中传播时，经过的逻辑单元的数量和类型相同，从而可以使多条时序路径的延迟时间相同或相近，可以更准确的控制时序路径之间的延迟偏移。
门级网表处理方法装置设备存储介质

[发明专利]基于深度学习的考虑MIS效应的单元统计延时模型构建方法-CN202310739359.X有效
发明人：郭静静;宗璟宜;王子轩;刘璐;谢祖帅;蔡志匡 -专利权人：南京邮电大学
申请日： 2023-06-21 - 公布日： 2023-10-27 - 主分类号： G06F30/3315 文献下载
摘要：本发明涉及集成电路技术，公开基于深度学习的考虑MIS效应的单元统计延时模型构建方法，属于计算、推算或计数的技术领域。该方法：在考虑SIS和MIS的情况下，对门单元进行SPICE MC仿真，获取不同条件下的MIS延迟和SIS延迟的均值和标准差；使用深度学习方法构建预测MIS延时均值与SIS延时均值的差值以及和MIS延时标准差与SIS延时标准差的差值的ANN模型，并揭示MIS延时和SIS延时的均值和标准差的差异的表示；将基于深度学习的模型集成到现有的时序库中。本发明通过利用深度学习预测MIS延时均值和SIS延时均值差异以及MIS延时标准差和SIS延时标准差的差异，实现考虑MIS效应的统计时序建模。
基于深度学习考虑 mis 效应单元统计延时模型构建方法

[发明专利]时序仿真方法、系统、计算机设备及可读存储介质-CN202210338646.5在审
发明人：徐帆 -专利权人：长鑫存储技术有限公司
申请日： 2022-04-01 - 公布日： 2023-10-24 - 主分类号： G06F30/331 文献下载
摘要：本发明涉及一种时序仿真方法、系统、计算机设备及可读存储介质，包括：获取多个测试向量；将多个测试向量进行分组，以得到多组测试向量组合，各组测试向量组合中，不同的测试向量均具有重复时间段和差异时间段；分别提取各测试向量组合中不同测试向量的重复时间段，以得到多个提取向量；基于各提取向量进行仿真，得到对应的初始仿真快照；基于对应的初始仿真快照，对各测试向量组合中各测试向量的差异时间段进行仿真。上述时序仿真方法，可以大大缩短了整个时序仿真过程中的时序仿真时间，显著提高了仿真效率。
时序仿真方法系统计算机设备可读存储介质

[发明专利]后仿真网表处理方法、后仿真网表与电子设备-CN202210349180.9在审
发明人：徐帆 -专利权人：长鑫存储技术有限公司
申请日： 2022-04-01 - 公布日： 2023-10-24 - 主分类号： G06F30/331 文献下载
摘要：本公开提供一种后仿真网表处理方法、后仿真网表与电子设备，涉及集成电路设计技术领域。后仿真网表处理方法包括：获取目标版图以及目标版图对应的后仿真网表，目标版图包括目标信号的信号路径，后仿真网表包括目标信号的信号路径上的多个子节点，多个子节点包括第一子节点名对应的第一子节点；确定多个子节点中与目标信号的信号输入端距离最远的最远子节点；在最远子节点不是第一子节点时，在后仿真网表中将第一子节点的命名修改为第二子节点名；根据最远子节点生成第二子节点，在后仿真网表中将第二子节点命名为第一子节点名。本公开实施例可以自动优化版图后仿真网表的网络设置，提高对版图中目标信号设计效果的验证效率。
仿真处理方法电子设备

[发明专利]一种低功耗的握手协议同步器及相应的方法-CN202311172548.X在审
发明人：徐灿文;黄宇浩;姚意盛;杨明杰 -专利权人：芯动微电子科技（珠海）有限公司
申请日： 2023-09-12 - 公布日： 2023-10-20 - 主分类号： G06F30/3312 文献下载
摘要：本发明涉及数据处理技术领域，提供了一种低功耗的握手协议同步器及相应的方法。其中，握手信号控制电路判断是否允许产生输出握手信号；握手信号处理电路通知上游主机可以接收输入数据和产生输出数据并发送至所述下游从机；数据处理电路接收输入数据，根据输入握手信号、输出握手信号和数据输入控制电路对输入数据的解复用选择，寄存输入数据，根据数据输出控制电路对输出数据的复用选择，获取输出数据并发送至下游从机。本发明通过优化电路结构，降低了电路的复杂度，减少了芯片面积。通过设计数据输入控制电路、数据寄存计数电路和数据输出控制电路，实现寄存多笔数据时，只需寄存一次，以降低功耗。
一种功耗握手协议同步器相应方法

[发明专利]一种基于自动化的带时序裕量的LIB提取方法和装置-CN202210707111.0有效
发明人：袁雪;杨辉 -专利权人：上海为旌科技有限公司
申请日： 2022-06-21 - 公布日： 2023-10-20 - 主分类号： G06F30/3315 文献下载
摘要：本发明属于集成电路设计领域，本发明提供一种基于自动化的带时序裕量的LIB提取方法，包括：根据基准工艺角对应的基准索引值，建立信号输出模型；通过所述信号输出模型，输出每个待提取工艺角的信号跳变时间和输出负载；分析计算所述基准索引值、所述待提取工艺角的信号跳变时间和所述待提取工艺角的输出负载，得到每个所述待提取工艺角的索引值；根据所述待提取工艺角的索引值，利用自动化脚本对所述待提取工艺角下的LIB进行环境配置；在所述环境下，提取出工艺波动信息，所述工艺波动信息包括不带PVT波动信息的LIB和存在PVT波动信息的时序标准差；对所述工艺波动信息进行放大或缩小并集成于所述LIB中，得到带时序裕量的LIB。
一种基于自动化时序 lib 提取方法装置

[发明专利]静态时序分析方法及其系统-CN202211733246.0有效
发明人：汤雅权 -专利权人：芯耀辉科技有限公司
申请日： 2022-12-30 - 公布日： 2023-10-20 - 主分类号： G06F30/3315 文献下载
摘要：本申请提供了一种静态时序分析方法及其系统，静态时序分析方法包括：获取网表文件；对网表文件特征化，生成多个第一接口文件；将至少一个第一接口文件标记为兴趣接口文件；根据网表文件对兴趣接口文件重新特征化，生成至少一个第二接口文件；合并第一接口文件和第二接口文件，生成时序接口库；对时序接口库进行时序分析，生成分析结果。经过网表文件的初次特征化，其产生的第一接口文件将整个集成电路的电路规模进行了相当比例的简化，再复用第一接口文件，对兴趣接口文件重新特征化，可以快速生成较高精确度的第二接口文件，通过合并特征化和重新特征化的第一接口文件和第二接口文件，实现了大幅提升静态时序分析流程的流畅度和精确度。
静态时序分析方法及其系统

[发明专利]一种FPGA及其时序收敛方法-CN201911083975.4有效
发明人：牟涛;王振华;周东杰;李超;赵会斌;吕玄兵;马志敏;朱付强;蔡娆娆 -专利权人：许继集团有限公司;许继电气股份有限公司;许昌许继软件技术有限公司;国家电网有限公司
申请日： 2019-11-07 - 公布日： 2023-10-20 - 主分类号： G06F30/3315 文献下载
摘要：本发明涉及一种FPGA及其时序收敛方法，属于FPGA及嵌入式开发技术领域，方法采用ODDR模块使FPGA内部同步采样时钟的路径固定，且走线延时可以预测，方便时序收敛的实现；通过全局时钟资源模块获取基准时钟，对基准时钟进行两路锁相环的时钟偏移调节，用于调整时钟与数据走线的相位关系，通过调节合适的第一时钟偏移和第二时钟偏移，使在FPGA输入数据的路径最大、最小延时范围，以及FPGA输出数据的路径最大、最小延时范围均满足一定条件，从而达到时序收敛。本发明通过两次时钟偏移分别确定了FPGA输出至从芯片的工作时钟，以及输出数据寄存器的同步时钟，分别用于提升FPGA的数据输入接口及数据输出接口的时序收敛余量，以防止发送和接收公用系统时钟导致的时序冲突。
一种 fpga 及其时序收敛方法

[发明专利]用例生成方法及装置、测试方法、可测试性设计方法-CN202110852705.6有效
发明人：高维;李晨;肖珂 -专利权人：西安芯海微电子科技有限公司
申请日： 2021-07-27 - 公布日： 2023-10-20 - 主分类号： G06F30/3315 文献下载
摘要：本申请实施例提供一种用例生成方法及装置、测试方法、可测试性设计方法，涉及芯片测试技术领域。该用例生成方法包括：通过预设约束文件对低速模块进行综合，以得到综合后的低速模块；基于插入扫描链后的编译工具和所述综合后的低速模块生成SPF文件；获取所述综合后的低速模块中捕获模式的目标频率；基于所述目标频率修改所述SPF文件中的参数，并基于修改后的SPF文件生成测试用例。该方法在预设约束文件中未定义扫描时钟，并通过修改SPF文件中的参数，从而可以降低扫描测试的捕获模式的频率，可以使得低速模块和高速模块可以一起进行测试。进而可以减小综合低速模块所得的面积，从而减少测试成本，还可以提高测试覆盖率。
生成方法装置测试设计

[发明专利]一种关键时序路径的优化方法及系统-CN202310954693.7有效
发明人：贝泽华;杨静磊;唐洁群 -专利权人：上海合见工业软件集团有限公司
申请日： 2023-08-01 - 公布日： 2023-10-20 - 主分类号： G06F30/331 文献下载
摘要：本发明涉及电子设计自动化技术领域，特别是涉及一种关键时序路径的优化方法及系统，该优化方法通过评估关键路径上节点的到达时间，来决定各节点的目标处理器，其中对于节点i，其目标处理器为使得相关时序路径终点到达时间最短的处理器。通过该方法，在优化的过程中直接基于时序图计算每个节点的最短到达时间，从而避免出现仿真结果与实际不一致的情况，并且本发明能够使得所有时序图终点的到达时间达到最优，也即每条关键路径上的到达时间为最短到达时间，能够提高整体电路性能。
一种关键时序路径优化方法系统

[发明专利]一种调试系统中数据的处理方法、装置、设备及存储介质-CN202310379000.6有效
发明人：申明伟;马振鹏;茅振宇 -专利权人：合芯科技有限公司;合芯科技（苏州）有限公司
申请日： 2023-04-10 - 公布日： 2023-10-20 - 主分类号： G06F30/331 文献下载
摘要：本申请是关于一种调试系统中数据的处理方法、装置、设备及存储介质，所述方法包括：通过目标调试模块监测目标功能模块中待调试数据的变化，待调试数据包括目标寄存器存储的寄存器数据以及第一IO引脚的状态数据；目标寄存器以及第一IO引脚分别为在目标功能模块的调试过程中调用的寄存器与IO引脚；当待调试数据变化后，将待调试数据记录至目标调试模块对应的寄存器中，得到映射调试数据；当接收到主机设备读取映射调试数据的请求时，通过目标调试模块将映射调试数据通过目标IO引脚发送至主机设备。在不设计额外电路的基础上可以获取CPLD器件内部寄存器中的数据以及IO引脚状态数据，进而简化调试流程的同时较低调试难度。
一种调试系统数据处理方法装置设备存储介质

[发明专利]操作时间仿真获取方法、装置、电子设备及存储介质-CN202311145378.6在审
发明人：李文菊;黎永健 -专利权人：上海芯存天下电子科技有限公司
申请日： 2023-09-06 - 公布日： 2023-10-13 - 主分类号： G06F30/3312 文献下载
摘要：本发明涉及芯片验证技术领域，具体公开了一种操作时间仿真获取方法、装置、电子设备及存储介质，其中，方法包括以下步骤：获取操作命令的配置信息和操作对象的特性信息；根据配置信息获取操作命令的各个子操作的耗时信息；根据特性信息获取操作命令的各个子操作所需的执行次数信息；根据子操作的类型、对应的执行次数信息和耗时信息生成操作命令的总耗时信息；该方法以子操作耗时信息和执行次数信息为数据基础快速分析出不同操作对象执行不同操作命令的所用时间，能一目了然地仿真出对应芯片产品的时间性能，以便设计人员仿真获取芯片关于时间的运行参数以对芯片进行调试、修改和评估产品质量。
操作时间仿真获取方法装置电子设备存储介质

[发明专利]一种基于高级语言模拟RTL的建模方法与装置-CN202311149789.2在审
发明人：贺程杰;冯雨;李伟冲 -专利权人：芯动微电子科技（珠海）有限公司
申请日： 2023-09-07 - 公布日： 2023-10-13 - 主分类号： G06F30/3312 文献下载
摘要：本发明提供一种基于高级语言模拟RTL的建模方法与装置，通过定义时钟与周期，将组合逻辑相关信号和时序逻辑相关信号分别抽象成组合事务和时序事务，并将所有所述组合事务和时序事务放入相应的队列，将时钟、时序事务和组合事务分开考虑，时钟负责维护事务队列，时序逻辑和组合逻辑的运行均由事务驱动，在每个周期中将组合事务和时序事务分开进行信号的传输，并进行相应的赋值与更新，实现逻辑功能的接收与发送，通过维护事务队列，实现组合事务和时序事务按照周期的正确执行。
一种基于高级语言模拟 rtl 建模方法装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 456 条