“深圳华大九天科技有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果40个，建议您升级VIP下载更多相关专利

[发明专利]一种基于SPICE仿真验证环形振荡器子电路特征的方法-CN202310960125.8在审
发明人：江荣贵;杨帆;杨自锋;陈彬 -专利权人： 深圳华大九天科技有限公司
申请日： 2023-08-01 - 公布日： 2023-10-13 - 主分类号： G06F30/3308 文献下载
摘要：一种基于SPICE仿真验证环形振荡器子电路特征的方法，包括以下步骤：接上STA电路断开的时序弧，在所述STA电路中查找闭环子电路并判断其是否能够形成电路振荡；基于能够形成电路振荡的闭环子电路，搭建SPICE仿真网表并完成SPICE仿真；解析SPICE仿真结果文件，获取环形振荡器子电路的时序数据，进行验证分析。本发明通过先接上STA断开的时序弧，定位到闭环子电路并判断其是否振荡，然后搭建闭环子电路的SPICE仿真网表，完成SPICE动态仿真以及验证分析，克服了STA无法直接分析环形振荡器子电路时序的缺点，且基于SPICE仿真精度的时序数据，能够准确地验证环形振荡器的时序特征，并研究在不同的PVT条件下其电路振荡频率的变化。
一种基于 spice 仿真验证环形振荡器电路特征方法

[发明专利]估算SPICE仿真时序数据OCV效应的方法-CN202310253291.4在审
发明人：江荣贵;杨自锋;陈彬;杨帆 -专利权人： 深圳华大九天科技有限公司
申请日： 2023-03-02 - 公布日： 2023-06-23 - 主分类号： G06F30/367 文献下载
摘要：本专利申请公开一种估算SPICE仿真时序数据中OCV效应的方法，包括：STA时序违例路径确定步骤，以确定出现时序违例的时序路径；PVT环境SPICE仿真：以在PVT环境下对目标电路进行SPICE仿真以生成对应的SPICE仿真时序数据；筛选延时单元种子点的步骤，以根据SPICE仿真时序数据筛选出目标电路中的延时单元种子点；SPICEMC仿真统计分析计算：以对延时单元种子点进行SPICEMC仿真，得到MC仿真时序数据，以计算统计特征值；确定单元延时减免系数的步骤，以计算该延时单元种子点的时序减免系数；推导时序减免的步骤，得到延时单元非种子点和互连线上的时序减免系数，并将时序减免系数转换为时序减免因子；生成带OCV估计的仿真时序报告步骤，以估算所述SPICE仿真时序数据中的OCV效应。
估算 spice 仿真时序数据 ocv 效应方法

[发明专利]基于超图划分的电路仿真方法及装置、服务器和存储介质-CN202211096461.4在审
发明人：刘志航;徐启迪;余涵;周振亚;吴大可 -专利权人： 深圳华大九天科技有限公司
申请日： 2022-09-06 - 公布日： 2023-06-13 - 主分类号： G06F30/392 文献下载
摘要：本发明公开了一种基于超图划分的电路仿真方法及装置、服务器和存储介质。根据本发明实施例的电路仿真方法包括获取电路网表；解析所述电路网表，建立第一超图；根据并行回火算法优化所述第一超图，得到优化后超图；对所述优化后超图进行并行仿真运算。根据本发明实施例的基于超图划分的电路仿真方法及装置、服务器和存储介质，基于并行回火算法进行优化，能够有效地搜索解空间，得到更好的划分结果，从而缩短后续的仿真时间。
基于超图划分电路仿真方法装置服务器存储介质

[发明专利]一种批量生成光栅耦合器测试阵列版图的方法-CN202211713969.4在审
发明人：刘效彰;谭越;陆涛涛 -专利权人： 深圳华大九天科技有限公司
申请日： 2022-12-29 - 公布日： 2023-05-30 - 主分类号： G06F30/392 文献下载
摘要：本发明提供了一种批量生成光栅耦合器测试阵列版图的方法，包括以下步骤：1）定义阵列对象，用于描述扫描阵列的特征；2）实例化待测器件，并将实例化后待测器件加入阵列对象中；3）通过export函数导出.gds文件或者.oa文件到指定目录。本发明节省设计时间，避免重复工作，使器件参数按照函数变化并摆放为阵列，并自动连接至耦合器，节省人工操作。
一种批量生成光栅耦合器测试阵列版图方法

[发明专利]一种多导体系统的寄生电容参数提取方法、装置及存储介质-CN202310245357.5在审
发明人：曲晓昆;李相启 -专利权人： 深圳华大九天科技有限公司
申请日： 2023-03-02 - 公布日： 2023-05-30 - 主分类号： G06F30/398 文献下载
摘要：本发明公开了一种多导体系统的寄生电容参数提取方法，其特征在于，包括：基于集成电路版图数据构建集成电路的二维几何结构的物理模型，所述二维几何结构的物理模型包括多个导体及多个介质；计算所述二维几何结构的物理模型内任一点的电压及电荷的数值模拟图；基于所述电压及电荷的数值模拟图确定待候选合并的多个介质；判断待候选合并的多个介质是否满足如下条件：d_iK*H(1)其中，d_i为所述二维几何结构的物理模型中第i个介质的厚度，H为导体的厚度，K为预设的比例系数，max(h_i,h_(i+1))/min(h_i,h_(i+1))8(2)其中，h_i为所述导体到第i个介质的距离，h_(i+1)为所述导体到第i+1个介质的距离，若判断为所述介质i和介质i+1满足上述条件(1)、(2)，则将所述介质i和介质i+1合并为一个介质；以、以及基于合并后的介质求解所述集成电路的二维几何结构的物理模型中的各导体的寄生电容参数。
一种导体系统寄生电容参数提取方法装置存储介质

[发明专利]PDK工程的比较方法、比较装置和电子设备-CN202310032204.2在审
发明人：周光义;朱能勇;牛欢欢;郭春晖;陶涛 -专利权人： 深圳华大九天科技有限公司
申请日： 2023-01-10 - 公布日： 2023-05-30 - 主分类号： G06F30/31 文献下载
摘要：公开了一种PDK工程的比较方法、比较装置和电子设备。该比较方法包括：对第一索引文件和第二索引文件进行内容比较，以确定待比较的PDK工程相对于PDK基准工程缺失的资源类别，第一索引文件和第二索引文件分别指示待比较的PDK工程和PDK基准工程中的各种资源类别的存储位置；根据比较结果从第一索引文件和第二索引文件中读取待比较的PDK工程和PDK基准工程都具有的资源类别的存储位置，并进行读取操作；将读取到的相同资源类别进行比较，以确定两者之间的差异；以及输出比较结果。本发明实施例通过事先选定一个PDK工程作为比较基准，然后比较待比较的PDK工程相对于该PDK工程的差异，以便研发人员能根据差异确定待比较的PDK工程是否为所需PDK工程。
pdk 工程比较方法装置电子设备

[发明专利]保护环的生成方法、装置及相关产品-CN202310119217.3在审
发明人：李若溪;李振业;苏鸿昌;谢光益;李起宏 -专利权人： 深圳华大九天科技有限公司
申请日： 2023-01-19 - 公布日： 2023-05-26 - 主分类号： G06F30/39 文献下载
摘要：本申请公开了保护环的生成方法、装置及相关产品，方法包括：针对同一保护环要保护的多个电路元器件，确定各个电路元器件的边界框的顶点；基于所述各个电路元器件的边界框的顶点，根据所述保护环的宽度，对各个电路元器件的边界框进行外扩，得到外扩边界框；对所述各个电路元器件的外扩边界框的顶点进行凸包排序得到凸包排序点列，所述凸包排序点列包括多个凸包排序点；对沿着凸包排序的方向上的每两个相邻的凸包排序点，确定可将该两个相邻的凸包排序点连接的所有可选路径，每条可选路径上的曼哈顿距离最短；根据所述所有可选路径，生成针对所述多个电路元器件的所述保护环，从而避免了现有技术中设计保护环出现面积浪费。
保护环生成方法装置相关产品

[发明专利]电路仿真方法及装置、服务器和存储介质-CN202211099907.9在审
发明人：周帆;张亚东;余涵;李起宏;陆涛涛 -专利权人： 深圳华大九天科技有限公司
申请日： 2022-09-07 - 公布日： 2023-05-26 - 主分类号： G06F30/392 文献下载
摘要：本发明公开了一种电路仿真方法及装置、服务器和存储介质。根据本发明实施例的电路仿真方法包括获取电路网表，其中，所述电路网表包括至少两个线网层；获取所述电路网表中的端口信息以及不同所述线网层对应的间距约束值，其中，所述端口信息包括端口图形；根据原始版图上的端口图形以及所述端口图形所属线网层对应的间距约束值得到第一禁止区域；根据所述端口信息和所述第一禁止区域进行布线设计，其中，所述第一禁止区域禁止布线。根据本发明实施例的电路仿真方法及装置、服务器和存储介质，能够避免违反设计规则，提高布线质量。
电路仿真方法装置服务器存储介质

[发明专利]像素电路版图的绘制方法、装置及相关产品-CN202211673596.2在审
发明人：杨祖声;吾立峰;陆涛涛;代超;张正;高蕾 -专利权人： 深圳华大九天科技有限公司
申请日： 2022-12-26 - 公布日： 2023-05-16 - 主分类号： G06F30/27 文献下载
摘要：本申请公开了像素电路版图的绘制方法、装置及相关产品，方法包括：指标计算步骤，其判断是否需要将第一像素电路版图作为待优化目标像素电路版图；参数调整步骤根据期望的结果指标和版图图形入参的映射关系，对应调整版图图形入参，以对应调整版图图形参数单元的优化版图特征，以在待优化目标像素电路版图的基础上进行版图绘制得到第二像素电路版图，判断是否需要将第二像素电路版图作为新的待优化目标像素电路版图；若是，则在新的目标像素电路版图的基础上进行版图绘制得到新的第二像素电路版图，并执行指标计算步骤，以判断是否需要对新的第二像素电路版图进行优化，直至新的第二像素电路版图的结果指标满足设计指标。
像素电路版图绘制方法装置相关产品

[发明专利]版图设计中引脚的自动布局方法、装置及相关产品-CN202310104235.4在审
发明人：李紫菲 -专利权人： 深圳华大九天科技有限公司
申请日： 2023-01-19 - 公布日： 2023-05-02 - 主分类号： G06F30/392 文献下载
摘要：本申请公开了版图设计中引脚的自动布局方法、装置及相关产品，方法包括：根据电路原理图，生成电路版图；针对所述电路版图中的当前待处理层，确定其上是否存在软连接单元以及位于所述软连接单元外的若干个第一引脚；针对所述若干个第一引脚，根据其与所述子电路结构的版图边界的关系，对所述第一引脚自动布局；针对所述软连接单元，确定其关联的第二子电路结构中的第二引脚，以在所述当前待处理层的下一层，根据所述软连接单元的版图边界，对所述第二引脚自动布局，从而减少了引脚布局的工作量，而且提高了布局的正确性，保证了电路原理图和电路版图的一致性。
版图设计引脚自动布局方法装置相关产品

[发明专利]一种通过EDA版图自动生成脚本的方法-CN202310053508.7在审
发明人：谭越;卓立文;王伟;杨祖声 -专利权人： 深圳华大九天科技有限公司
申请日： 2023-02-03 - 公布日： 2023-04-25 - 主分类号： G06F30/33 文献下载
摘要：本发明提供了一种通过EDA版图自动生成脚本的方法，包括以下步骤：配置生成脚本类型、脚本生成路径和脚本文件名；提取版图中器件单元和子电路的信息；将脚本配置信息和版图信息写入json文件；调用后处理脚本文件处理json文件中的信息，生成脚本文件。本发明还提供了一种修改脚本文件生成版图的方法。本发明可以提高版图的设计和迭代效率。
一种通过 eda 版图自动生成脚本方法

[发明专利]一种满足多重掩膜约束的集成电路版图布线方法、装置及存储介质-CN202310104202.X在审
发明人：武洁;张亚东;李起宏;陆涛涛 -专利权人： 深圳华大九天科技有限公司
申请日： 2023-01-19 - 公布日： 2023-04-18 - 主分类号： G06F30/394 文献下载
摘要：本发明公开了一种满足多重掩膜约束的集成电路版图布线方法，包括：(1)初始化集成电路版图的布线资源；(2)构建适用于多重掩膜分配场景的布线网格节点的虚拟格点模型，其中，所述虚拟格点模型中的各虚拟子格点的属性参数包括坐标、颜色及掩膜种类；(3)基于构建的虚拟格点模型，根据布线代价最小原则进行布线，其中，所述布线代价最小原则是指对于相邻布线网格节点选择具有相同特性掩膜的虚拟子格点连接布线；以及(4)输出集成电路版图的布线及掩膜分配结果。
一种满足多重约束集成电路版图布线方法装置存储介质

[发明专利]一种对车灯的发光区域快速分割的方法、装置及存储介质-CN202310031487.9在审
发明人：汤胜龙;卓立文;王伟;杨祖声 -专利权人： 深圳华大九天科技有限公司
申请日： 2023-01-10 - 公布日： 2023-04-11 - 主分类号： G06T7/11 文献下载
摘要：本发明公开了对车灯版图设计中的发光区域进行快速分割的方法、装置及存储介质，所述方法包括：1)获取OLED车灯版图设计中的多边形发光区域，所述多边形发光区域包括规则的多边形发光区域和由至少一条边为曲线形构成的不规则的多边形发光区域；2)在所述多边形发光区域的轮廓线上设定用于构建三角形或类三角形的三个顶点；3)对构建的三角形或类三角形设定待分割的两条参考边及对两条参考边进行分割的分数；4)设定用于生成分割后的多边形发光区域的版图式样的工艺层；5)基于所设定待分割的两条参考边、对两条参考边进行分割的分数以及所述工艺层自动将所述OLED车灯版图设计中的多边形发光区域分割为多个独立控制的子发光区域。
一种车灯发光区域快速分割方法装置存储介质

[发明专利]一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质-CN202310031720.3在审
发明人：唐佳;杨祖声;刘东 -专利权人： 深圳华大九天科技有限公司
申请日： 2023-01-10 - 公布日： 2023-04-11 - 主分类号： G06F30/394 文献下载
摘要：本发明公开了对多组平行端口间布线的电阻进行电阻补偿的方法及装置，包括：获取多个设计单元库，各所述设计单元库包含由不同布线工具生成的多组平行端口间的多条布线；对各所述设计单元库中的所述布线设定电阻补偿位置以及补偿电阻的金属工艺层；设定对所述布线进行电阻补偿过程中的电气约束参数和几何约束参数；基于所述设计单元库选取需要电阻补偿的布线及所述布线两端的端口；计算对端口间的布线进行电阻补偿的可用电阻补偿范围及目标电阻补偿曲线；以及基于设定的所述电气约束参数和几何约束参数、电阻补偿位置、补偿电阻的金属工艺层以及计算出的目标电阻补偿曲线对所选取的需要进行电阻补偿所述布线自动进行电阻补偿。
一种平行端口布线进行电阻补偿方法装置存储介质

[发明专利]一种生成版图切割线的方法-CN202211719224.9在审
发明人：余煜邦;卓立文;王伟;杨祖声 -专利权人： 深圳华大九天科技有限公司
申请日： 2022-12-30 - 公布日： 2023-04-07 - 主分类号： G06F30/392 文献下载
摘要：本发明提供了一种生成版图切割线的方法，包括以下步骤：1）确定需要产生版图切割线的版图设计单元；2）设定选取切割线导航线的模式；3）设定所述版图设计单元中障碍物的工艺层；4）设定所述版图设计单元中切割线的工艺层及关键尺寸规则；5）选取切割线导航线；6）获取障碍物位置；7）根据关键尺寸规则和导航线位置，生成环形切割线轮廓；8）调整障碍物的大小，扩大障碍物边界，产生新障碍物；9）从生成的环形切割线轮廓中去除与新障碍物重合的部分，生成最终切割线。本发明解决了需要重复做resize和膜层运算才能得到切割线的问题，提高了版图切割线绘制效率。
一种生成版图切割方法

1
2
3
下一页»
尾页
共 40 条