“G06F30/33”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1813个，建议您升级VIP下载更多相关专利

[发明专利]一种面向超大规模MIMO的天线阵列互耦矩阵计算方法-CN202310827772.1在审
发明人：李守旗;郭爱煌 -专利权人：同济大学
申请日： 2023-07-06 - 公布日： 2023-10-27 - 主分类号： G06F30/3323 文献下载
摘要：本发明涉及一种面向超大规模MIMO的天线阵列互耦矩阵计算方法，通过全波仿真设计并仿真工作在太赫兹频段的石墨烯贴片天线组成的天线阵列，获取在谐振频率点处的石墨烯天线阻抗参数，建立石墨烯天线的戴维南等效电路，基于超大规模MIMO通信系统的阵列‑子阵列结构，通过基尔霍夫定律给出由石墨烯天线组成的子阵列电压电流关系，结合子阵列阻抗矩阵计算出子阵列的互耦矩阵，从而建立起石墨烯天线之间的互耦模型，最终将互耦效应引入到超大规模MIMO系统建模中。本发明弥补了超大规模MIMO系统下石墨烯天线阵列互耦效应没有被建模计算的空白，为计算超大规模MIMO通信系统下石墨烯天线的互耦效应提供了实用有效的办法。
一种面向超大规模 mimo 天线阵列矩阵计算方法

[发明专利]一种时序路径分析方法、装置、设备及其存储介质-CN202310913683.9在审
发明人：邵中尉;张吉锋;周思远 -专利权人：上海思尔芯技术股份有限公司
申请日： 2023-07-24 - 公布日： 2023-10-27 - 主分类号： G06F30/3312 文献下载
摘要：本申请公开了一种时序路径分析方法、装置、设备及其存储介质，涉及电路设计技术领域。包括获取时序路径集合，所述时序路径集合基于搜索得到；基于所述时序路径集合，获取时序分析的逻辑组合；基于所述逻辑组合，获取时序路径；对所述时序路径进行抽象建模，获取计算模型；基于所述计算模型，获取时序分析结果。本申请针对于具有多条路径分支的时序路径来说，其能够详细地、精确地计算每条时序路径中各个节点的建立时间余量和保持时间余量。以解决两个时序逻辑模块之间存在较为复杂的组合逻辑模块结构，现有技术方案的计算结果不准确的和不详尽的技术问题，从而能够更好地服务于后续分割步骤。
一种时序路径分析方法装置设备及其存储介质

[发明专利]基于改进粒子群算法的数字组合逻辑电路优化设计方法-CN202310963798.9在审
发明人：曾红丽;王瑞祥;郭艳东;颜晓红 -专利权人：南京邮电大学
申请日： 2023-08-02 - 公布日： 2023-10-27 - 主分类号： G06F30/337 文献下载
摘要：本发明提供一种基于改进粒子群算法的数字组合逻辑电路优化设计方法，该设计方法包括初始化步骤、能量值计算步骤和迭代更新步骤，初始化步骤采用均匀分布随机函数和电路矩阵编码规则对粒子进行初始化，能量值计算步骤对完成初始化或迭代更新后的粒子进行能量值计算，迭代更新步骤对能量值计算完成后的粒子进行速度矩阵、位置矩阵的迭代更新，并选出种群最优粒子位置等变量；重复上述步骤直到最大迭代次数或找到能量函数的最优解；本发明采用的改进粒子群优化算法，可以高效地获得门级数量最少且满足功能要求的数字组合逻辑电路。
基于改进粒子算法数字组合逻辑电路优化设计方法

[发明专利]一种仿真验证方法、装置、设备及介质-CN202310901550.X在审
发明人：金留念;王大中;曹蓓;裴良杰;姜丙亚 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2023-07-21 - 公布日： 2023-10-27 - 主分类号： G06F30/331 文献下载
摘要：本发明公开了一种仿真验证方法、装置、设备及介质，涉及集成电路技术领域。该仿真验证方法应用于设置有外接硬件加速器的仿真验证平台，包括：构建并调用验证脚本；利用硬件加速器加载被测对象；依据验证脚本的仿真验证数据进行硬件接口驱动测试并输出仿真验证结果，其中，硬件接口驱动测试用于驱动测试被测对象的硬件加速器的硬件接口；根据仿真验证结果完成仿真验证。由于通过用于调用硬件加速器的硬件接口，避免了还需要额外的步骤或流程驱动硬件接口，以此提升仿真验证速率。
一种仿真验证方法装置设备介质

[发明专利]门级网表的处理方法、装置、设备和存储介质-CN202210415813.1在审
发明人：张阳;杨梁 -专利权人：龙芯中科技术股份有限公司
申请日： 2022-04-20 - 公布日： 2023-10-27 - 主分类号： G06F30/3315 文献下载
摘要：本发明实施例提供了一种门级网表的处理方法、装置、设备和存储介质，该方法包括：获取原始门级网表和对应的时序约束文件；根据原始门级网表和时序约束文件，确定原始门级网表中包括的时序路径组；保持时序路径组中时序路径的逻辑功能不变，重构时序路径组中的时序路径，得到目标门级网表。在重构后的时序路径组中时序路径所包括的每一级逻辑单元均能够在时序路径组中任一其他时序路径中找到相同类型的逻辑单元，使数据信号在不同时序路径中传播时，经过的逻辑单元的数量和类型相同，从而可以使多条时序路径的延迟时间相同或相近，可以更准确的控制时序路径之间的延迟偏移。
门级网表处理方法装置设备存储介质

[发明专利]一种用于寄存器后门访问的方法、计算设备及介质-CN202311207182.5在审
发明人：熊涛 -专利权人：芯耀辉科技有限公司
申请日： 2023-09-19 - 公布日： 2023-10-27 - 主分类号： G06F30/3308 文献下载
摘要：本申请涉及计算机技术领域，提供一种用于寄存器后门访问的方法、计算设备及介质。该方法包括：获得第一寄存器表单；解析表单得到第一寄存器表单解析结果，然后基于解析结果，生成寄存器模型和与其对应的寄存器后门访问类；将寄存器后门访问类赋予对应的寄存器模型；在编译建模阶段，利用寄存器模型生成与寄存器对应的寄存器用例，并且至少在该阶段结束之前，利用寄存器模型各自被赋予的寄存器后门访问类，检测寄存器用例各自是否存在寄存器路径错误；在仿真执行阶段，利用寄存器用例各自对应的寄存器模型被赋予的寄存器后门访问类所定义的后门访问操作，实现对寄存器用例的后门访问操作组合。如此提高定位效率且利于拓展。
一种用于寄存器后门访问方法计算设备介质

[发明专利]基于深度学习的考虑MIS效应的单元统计延时模型构建方法-CN202310739359.X有效
发明人：郭静静;宗璟宜;王子轩;刘璐;谢祖帅;蔡志匡 -专利权人：南京邮电大学
申请日： 2023-06-21 - 公布日： 2023-10-27 - 主分类号： G06F30/3315 文献下载
摘要：本发明涉及集成电路技术，公开基于深度学习的考虑MIS效应的单元统计延时模型构建方法，属于计算、推算或计数的技术领域。该方法：在考虑SIS和MIS的情况下，对门单元进行SPICE MC仿真，获取不同条件下的MIS延迟和SIS延迟的均值和标准差；使用深度学习方法构建预测MIS延时均值与SIS延时均值的差值以及和MIS延时标准差与SIS延时标准差的差值的ANN模型，并揭示MIS延时和SIS延时的均值和标准差的差异的表示；将基于深度学习的模型集成到现有的时序库中。本发明通过利用深度学习预测MIS延时均值和SIS延时均值差异以及MIS延时标准差和SIS延时标准差的差异，实现考虑MIS效应的统计时序建模。
基于深度学习考虑 mis 效应单元统计延时模型构建方法

[发明专利]电路的优化方法、电子设备和存储介质-CN201911328022.X有效
发明人：万蕊;马进;周静雷;王海坤 -专利权人：西安讯飞超脑信息科技有限公司
申请日： 2019-12-20 - 公布日： 2023-10-27 - 主分类号： G06F30/3308 文献下载
摘要：本发明提供一种电路的优化方法、电子设备和存储介质，电路的优化方法，包括：获取电路中各个元件的理论参数值、标称参数值和实际参数值；获取各个元件选用理论参数值时电路对应的理论时域响应，获取各个元件中的至少部分选用标称参数值，且其他元件选用理论参数值时电路对应的标称时域响应，获取各个元件中的至少部分选用实际参数值，且其他元件选用理论参数值时电路对应的实际时域响应；基于理论时域响应、标称时域响应和实际时域响应，确定标称误差和实际误差；基于标称误差和实际误差，确定电路中的元件的调整方式。本发明实施例的电路的优化方法，可以精确找到对电路误差影响较大的元件，保证电路效果与理论设计一致，减少元件成本。
电路优化方法电子设备存储介质

[发明专利]一种IGCT-MMC换流阀子模块箝位电路损耗计算方法和装置-CN202011643943.8有效
发明人：郭明珠;赵彪;周兴达;白睿航;唐博进;周文鹏;郝峰杰;余占清;张若愚;曾嵘 -专利权人：中国长江三峡集团有限公司;清华大学
申请日： 2020-12-31 - 公布日： 2023-10-27 - 主分类号： G06F30/3323 文献下载
摘要：本发明公开了一种IGCT‑MMC换流阀子模块箝位电路损耗计算方法和装置，计算方法包括如下步骤：建立二极管反向恢复过程的电流源等效模型；通过电流源等效模型对IGCT‑MMC换流阀子模块投切进行等效；分析IGCT‑MMC换流阀子模块投切引起的暂态过程；对暂态过程进行仿真；分析仿真结果，得到箝位电路损耗计算公式，计算出箝位电路损耗能量。本发明有效求解出IGCT‑MMC换流阀子模块箝位电路损耗能量计算公式，其中包括二极管关断后反向恢复电流产生的能量损耗，有助于箝位电路损耗能量的精确定量分析，便于系统优化设计。
一种 igct mmc 换流模块箝位电路损耗计算方法装置

[发明专利]一种基于深度学习的芯片供电网络凸块电流估算方法及系统-CN202110505699.7有效
发明人：卓成;陈宇飞;温晨怡 -专利权人：浙江大学
申请日： 2021-05-10 - 公布日： 2023-10-27 - 主分类号： G06F30/33 文献下载
摘要：本发明公开了一种基于深度学习的芯片供电网络凸块电流估算方法及系统，包括：生成不同底层电流激励和不同去耦电容密度和区域的电源网；通过数据增强的方式构造多样化的训练数据；构建轻量级卷积神经网络并利用之前构造的数据集进行训练获得训练模型；利用训练好的模型，针对不同的激励进行Bump电流分布快速评估。该方法通过针对不同的电源网训练Bump电流分布模型，对电路在工程变更顺序(ECO)阶段的查看每次变换结果具有重要意义。
一种基于深度学习芯片供电网络电流估算方法系统

[发明专利]基于多平台的集成电路验证方法、系统、装置及存储介质-CN202310875932.X在审
发明人：李克兵;蔡振江;杨天波;顾凯宏 -专利权人：合芯科技（苏州）有限公司;合芯科技有限公司
申请日： 2023-07-17 - 公布日： 2023-10-24 - 主分类号： G06F30/3308 文献下载
摘要：本申请提供一种基于多平台的集成电路验证方法、系统、装置及存储介质。本申请通过自动化脚本将原厂商EDA工具和业界通用EDA工具进行结合，并将原厂商EDA工具的优先级设置的高于业界通用EDA工具，本申请仅通过一次完整的验证流程即可完成针对多种EDA工具的仿真验证。本申请解决了现有技术中在使用多种EDA工具进行芯片验证的过程中，一次只能使用一种EDA工具、时间周期长、操作流程复杂，整体的验证效率低下，并且无法自动地对不同的EDA工具所得到的仿真结果进行对比分析的问题。
基于平台集成电路验证方法系统装置存储介质

[发明专利]一种门级时序电路输入向量的可靠性评估方法-CN202310836080.3在审
发明人：江建慧;施展辉;张颖 -专利权人：同济大学
申请日： 2023-07-07 - 公布日： 2023-10-24 - 主分类号： G06F30/33 文献下载
摘要：本发明涉及一种门级时序电路输入向量的可靠性评估方法，包括以下步骤：S1、构建电路完整性链表；S2、判断待评估的输入向量是否是单输入向量，若是，则执行步骤S3；若否，则执行步骤S9；S3、构建单次评估矩阵；S4、构建待评估的单输入向量矩阵和基准单输入向量矩阵；S5、生成注入位置；S6、注入至单次评估矩阵；S7、计算原始输出信号故障次数；S8、计算单输入向量的可靠性，执行步骤S12；S9、构建待评估多输入向量矩阵；S10、计算故障次数；S11、计算多输入向量的平均可靠值；S12、返回可靠性评估结果。与现有技术相比，本发明首次对时序电路的输入向量的可靠性进行评估，不仅支持多个输入向量的平均可靠性评估还支持单个输入向量的可靠性评估。
一种时序电路输入向量可靠性评估方法

[发明专利]一种SERDES接收端眼图测量电路-CN202310896295.4在审
发明人：王杰;高挺挺;张强;刘家兵 -专利权人：芯思原微电子有限公司
申请日： 2023-07-20 - 公布日： 2023-10-24 - 主分类号： G06F30/333 文献下载
摘要：本发明提供一种SERDES接收端眼图测量电路，包括均衡器、时钟数据恢复模块、锁相环和眼图测量模块；均衡器对接入的输入信号进行均衡处理得到均衡信号；均衡信号输入至时钟数据恢复模块恢复出输入信号的数据信息，并将数据信息输入眼图测量模块；锁相环提供初始时钟；眼图测量模块的信号输入端连接均衡器的输出端，眼图测量模块的反馈端连接时钟数据恢复模块的输出端；眼图测量模块对输入信号或均衡信号进行采样以产生观测数据，并将观测数据和数据信息进行按位比对处理后以绘制眼图。本发明可以设定任意码型/输入码流长度，且将时钟数据恢复模块恢复出的数据信息与观测数据进行按位比对处理，从而使重建和绘制出的眼图更加真实。
一种 serdes 接收端眼图测量电路

[发明专利]对用于耦合到片上系统的组件的校准参数的引导时间确定-CN202310987516.9在审
发明人： D·帕克阿里;S·R·沙拉麦克哈拉;R·帕雷赫;D·戴维斯科拉;D·帕特尔;E·塔塞斯基;Y·李;A·甘特曼 -专利权人：高通股份有限公司
申请日： 2018-03-29 - 公布日： 2023-10-24 - 主分类号： G06F30/33 文献下载
摘要：对用于耦合到片上系统的组件的校准参数的引导时间确定方法。本文描述了各种另外的和替代的方面。在一些方面中，本公开内容提供了一种对组件进行校准的方法。该方法包括：在辅助SoC处从主要SoC接收用于外部组件的先前校准参数，其中，辅助SoC耦合到外部组件并且被配置为对外部组件进行校准。该方法还包括：由辅助SoC确定先前校准参数的有效性。该方法还包括：由辅助SoC基于所确定的先前校准参数的有效性来操作外部组件。
用于耦合到片上系统组件校准参数引导时间确定

[发明专利]用于生成和存储电路仿真过程中的波形数据的方法、电子设备和存储介质-CN202210369305.4在审
发明人：詹宏;邵宸晟 -专利权人：华为技术有限公司
申请日： 2022-04-08 - 公布日： 2023-10-24 - 主分类号： G06F30/33 文献下载
摘要：本公开涉及一种用于生成和存储电路仿真过程中的波形数据的方法。该方法包括：对用于表示电路的电路文件进行编译，以在编译数据库中生成针对电路的层级数据集。该方法还包括基于层级数据集和电路文件，对电路进行仿真，以在波形数据库中选择性地生成目标波形数据集。波形数据库被配置为提供接口以对编译数据库进行访问。该方法还包括在存储器中存储目标波形数据集的至少一部分。由于在编译阶段设置专用的编译数据库以存储层级数据集，并且在仿真阶段可以通过专用的波形数据库访问编译数据库来基于数字电路业务特征在仿真过程中选择性地生成相应波形数据并且选择性地存储波形数据，因此可以减少仿真过程中所生成和保存的波形数据量并且相应地减少仿真时间。
用于生成存储电路仿真过程中的波形数据方法电子设备介质

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 1813 条