[发明专利]一种具有电子积累效应的鳍式EAFin-LDMOS器件

说明书

本发明涉及一种具有电子积累效应的鳍式EAFin‑LDMOS器件，属于半导体技术领域。该器件分为：衬底、埋氧层和器件上面部分；其中器件上面部分包括：栅氧化层；栅氧化层外侧部分：从左至右依次是源极P+区、源极N+区、P‑body、漂移区和漏极N+区；栅氧化层内侧部分：从左至右依次是栅极P+区、栅极P‑body、控制结构的漂移区、控制结构的漏极N+区和控制结构的漏极P+区。本发明在器件中使用了电子积累效应，并采用了鳍式结构，在保持较高的击穿电压下大幅度降低R_on,sp，最终提高了Baliga优值FOM。

技术领域

本发明属于半导体技术领域，涉及一种具有电子积累效应的鳍式EAFin-LDMOS器件。

背景技术

随着对功率半导体器件需求的持续增大，促进了功率半导体器件的发展。其中用于处理中低功率的横向双扩散场效应晶体管(LDMOS)在这个过程中扮演着非常重要的角色，并且LDMOS的制作工艺可以与传统的CMOS工艺相兼容，制造工艺简单而且稳定性好。由于LDMOS是一种电压控制的器件，与通过电流控制的器件(比如：功率双极型晶体管，传统的晶闸管)相比，它的输入阻抗很高，驱动电路更加的容易。而且它只有多数载流子导电，没有少数载流子存贮效应，可以获得更高的开关速度，所以其工作频率会比其它多种载流子导电的器件具有更高的工作频率。LDMOS的这些优势也使得它在功率半导体行业中具有极大的竞争力，同时推动功率半导体器件的良性发展。使用LDMOS进行中低功率处理，能够对电能的利用更加的高效，节约能源，提升效果。

另外由于SOI(Silicon-On-Insulator)基衬底独特的结构特点克服了诸多体硅材料的不足，将其使用在集成电路中能够充分发挥硅集成电路技术的潜力。基于SOI衬底的高压集成电路(High Voltage Integrated Circuit，HVIC)集SOI技术、微电子技术和功率电子技术于一体，从而得到了迅速发展，在武器装备、航空航天、工业自动化、电力电子和其它高新技术产业有着极为广泛的应用前景。SOI HVIC的基石和核心部分之一为SOI-LDMOS(Lateral Double-diffused Metal-Oxide-Semiconductor)器件，该器件目前的主要问题在于，比导通电阻R_on,sp∝BV^2.5。即为获得高的击穿电压(BV)必然要求长且浓度较低的横向漂移区，因而器件比导通电阻(R_on,sp)较高，BV与R_on,sp之间矛盾较为突出。为了更好衡量器件的综合性能，使用Baliga优值成为评价器件的重要指标FOM(figure of merit)，其中FOM＝BV²/R_on,sp。

为了解决这一矛盾关系，打破这种硅器件电学性能极限，亟需一种新的LDMOS器件，能够减小器件比导通电阻，并保持较高BV来获得更大的FOM。

发明内容

有鉴于此，本发明的目的在于提供一种具有电子积累效应的鳍式EAFin-LDMOS器件，在器件中使用电子积累效应，并采用鳍式结构，在保持较高的击穿电压下大幅度降低R_on,sp，最终提高了Baliga优值FOM。

为达到上述目的，本发明提供如下技术方案：

一种具有电子积累效应的鳍式EAFin-LDMOS器件，该器件分为：

1)器件上面部分，包括：栅氧化层6、栅氧化层6外侧部分和栅氧化层6内侧部分；

栅氧化层6外侧部分(是一个传统的LDMOS结构)：从左至右依次是源极P+区1、源极N+区2、P-body 3、漂移区4和漏极N+区5；所述源极P+区1和源极N+区2位于整个器件的左上区域，被P-body 3包围；P-body 3的右侧与漂移区4的左侧接触；漏极N+区5位于整个器件的右上区域，左边和下边被漂移区4所包围；