[发明专利]半导体封装结构及其制备方法

说明书

本公开提供一种半导体封装结构及其制备方法。该半导体封装结构具有一第一元件裸片、多个第一电连接件、一第二元件裸片以及多个第二电连接件。该第一元件裸片贴合到一封装基底。该第一元件裸片的一主动侧面朝该封装基底。多个第一电连接件连接该第一元件裸片的该主动侧到该封装基底。该第二元件裸片的一主动侧面朝该封装基底。该第二元件裸片的该主动侧的一部分位于一区域外，该区域为重叠该第一元件裸片。多个所述第二电连接件连接该第二元件裸片的该主动侧的该部分到该封装基底。

本发明主张2020年3月16日申请的美国正式申请案第16/819,709号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

技术领域

本公开涉及一种半导体封装结构及其制备方法。尤其涉及一种三维半导体封装结构及其制备方法。

背景技术

由于各种电子元件的集成密度的不断改善，所以半导体产业经历了持续的增长。此等改善主要来自最小特征尺寸的不断减小，从而允许将更多元件整合到一给定的芯片面积中。

因为集成元件所占据的体积基本上在半导体晶片的表面上，所以这些整合的改善本质上是二维的(2D)。虽然光刻技术的显著改善已导致在二维集成电路形成中的显著改进，但是其可在二维所达到的密度仍是有实体上的限制。当二维的缩放(scaling)仍是一些新设计的一选项，但采用利用z方向的三维封装组合已成为业界研究的重点。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本发明的任一部分。

发明内容

本公开的目的在于提供一种半导体封装结构及其制备方法，以解决上述至少一个问题。

本公开的一实施例提供一种半导体封装结构。该半导体封装结构包括一第一元件裸片，贴合到一封装基底，其中该第一元件裸片的一主动侧面朝该封装基底；多个第一电连接件，连接该第一元件裸片的该主动侧到该封装基底；一第二元件裸片，堆叠到该第一元件裸片上，其中该第二元件裸片的一主动侧面朝该封装基底，且该第二元件裸片的该主动侧的一部分位于一区域，该区域重叠该第一元件裸片；以及多个第二电连接件，连接该第二元件裸片的该主动侧的该部分到该封装基底。

在本公开的一些实施例中，多个所述第二电连接件具有一高度，大于多个所述第一电连接件的一高度。

在本公开的一些实施例中，该半导体封装结构还包括：一第一粘贴材料，设置在该第一元件裸片与该封装基底之间；以及一第二粘贴材料，设置在该第一元件裸片与该第二元件裸片之间。

在本公开的一些实施例中，该第一元件裸片的一部分并未被该第二粘贴材料所覆盖。

在本公开的一些实施例中，多个所述第一电连接件分别包括一第一导电柱以及一第一焊料接头(first solder joint)，该第一焊料接头连接该第一导电柱到该封装基底，而多个所述第二电连接件分别包括一第二导电柱以及一第二焊料接头，该第二焊料接头连接该第二导电柱到该封装基底。

在本公开的一些实施例中，多个所述第二导电柱具有一高度，大于多个所述第一导电柱的一高度。

在本公开的一些实施例中，该封装基底包括多个积层介电层的一堆叠以及多个导电图案的多层，而多个所述导电图案的该多层分别形成在其中一积层介电层的一侧。

在本公开的一些实施例中，该半导体封装结构还包括一囊封体(encapsulant)，侧向地囊封该第一元件裸片、该第二元件裸片、多个所述第一电连接件以及多个所述第二电连接件。

在本公开的一些实施例中，该囊封体的一侧壁大致地与该封装基底的一侧壁共面。