[发明专利]全包围栅极鳍式场效应晶体管及其制造方法

说明书

本发明公开了一种全包围栅极鳍式场效应晶体管，包括：鳍体，在鳍体上形成有源区、漏区和多个全包围沟道结构；源漏区之间具有鳍体被去除后形成的第一凹槽；全包围沟道结构形成于第一凹槽中，各全包围沟道结构之间具有间隔区域，纵向方向上全包围沟道结构和各所述间隔区域交替排列；各全包围沟道结构由第一种材料外延层组成，间隔区域由对第二种材料外延层进行自对准刻蚀后形成；自对准刻蚀前，具有不同的刻蚀速率的第一和第二种材料外延层纵向交替排列于第一凹槽中，栅极结构将各全包围沟道结构的表面全覆盖。本发明还公开了一种全包围栅极鳍式场效应晶体管的制造方法。本发明能在鳍体上形成多个全包围沟道结构，从而能提高器件性能。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种多沟道全包围栅极鳍式场效应晶体管(FinFET)。本发明还涉及一种全包围栅极鳍式场效应晶体管的制造方法。

背景技术

随着集成电路的发展，器件尺寸越来越小，集成度越来越高，随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅，双栅，多栅等新工艺的应用。目前鳍式场效应管在小尺寸领域被广发使用，而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件性能及能有效抑制短沟道效应(short channel effect)的特殊性能，正是半导体业界所追求的。由于器件沟道被栅极包围，所以器件漏场的影响也被消除，有效抑制了器件的漏电及穿通问题。由于全包围栅极悬空于底部衬底之上，因此全包围栅极器件的制造工艺较为复杂。

发明内容

本发明所要解决的技术问题是提供一种全包围栅极鳍式场效应晶体管，能在鳍体(Fin)上形成多个全包围沟道结构，从而能提高器件性能。为此，本发明还提供一种全包围栅极鳍式场效应晶体管的制造方法。

为解决上述技术问题，本发明提供的全包围栅极鳍式场效应晶体管包括：

形成于半导体衬底上的鳍体，在所述鳍体上形成有源区、漏区和多个全包围沟道结构。

所述源区和所述漏区之间具有所述鳍体被去除后形成的第一凹槽。

所述全包围沟道结构形成于所述第一凹槽中，各所述全包围沟道结构之间具有间隔区域，从所述鳍体底部表面到顶部表面的纵向方向上所述全包围沟道结构和所述各所述间隔区域交替排列。

各所述全包围沟道结构由第一种材料外延层组成，所述间隔区域由对第二种材料外延层进行自对准刻蚀后形成；自对准刻蚀前，所述第一种材料外延层和所述第二种材料外延层纵向交替排列于所述第一凹槽中，所述第一种材料外延层和所述第二种材料外延层具有不同的刻蚀速率。

栅极结构将各所述全包围沟道结构的表面全覆盖。

进一步的改进是，所述半导体衬底包括硅衬底。

进一步的改进是，所述鳍体通过对所述半导体衬底进行刻蚀形成。

进一步的改进是，所述源区和所述漏区位置处的所述鳍体宽度大于所述全包围沟道结构对应位置处的所述鳍体的宽度。

进一步的改进是，所述源区和所述漏区中还形成有嵌入式外延层。

进一步的改进是，所述第一种材料外延层的材料包括硅。

所述第二种材料外延层的材料包括锗硅。

进一步的改进是，同一所述第一凹槽中，所述全包围沟道结构的数量为2个以上。

进一步的改进是，所述栅极结构包括栅介质层和栅极导电材料层。

进一步的改进是，所述栅介质层的材料为氧化硅，所述栅极导电材料层为多晶硅栅。

或者，所述栅介质层的材料为高介电常数层，所述栅极导电材料层为金属栅。