[发明专利]磁性存储器在审
| 申请号： | 202010503717.3 | 申请日： | 2020-06-05 |
| 公开（公告）号： | CN112599556A | 公开（公告）日： | 2021-04-02 |
| 发明（设计）人： | 上田善宽;麦可·阿尔诺·坎萨 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | H01L27/22 | 分类号： | H01L27/22;H01L43/08;H01L43/12 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 张世俊 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 磁性 存储器 | ||
【说明书】：
根据一个实施方式，本实施方式的磁性存储器具备：第1配线；第2配线；第1开关元件，设置在所述第1配线与所述第2配线之间；第1磁性部件，设置在所述第1开关元件与所述第2配线之间且沿着第1方向延伸；第3配线，设置在所述第1磁性部件与所述第2配线之间；第1磁阻元件，设置在所述第3配线与所述第2配线之间；以及第2开关元件，设置在所述第1磁阻元件与所述第2配线之间。
本申请案以2019年9月17日申请的先前的日本专利申请案第2019-168715号的优先权的利益为基础，且追求其利益，其内容整体通过引用包含在本文中。
技术领域
本发明的实施方式涉及一种磁性存储器。
背景技术
已知有通过在磁性部件流通电流来使磁性部件的磁壁移动(移位)的磁性存储器。该磁性存储器具备在磁性部件的一端电连接着第1配线，且在另一端经由磁阻元件(例如，MTJ(Magnetic Tunnel Junction，磁性隧道结)元件及开关元件而连接着第2配线的构成，通过在第1配线与所述第2配线之间流通使磁性部件的磁壁移位的移位电流而磁壁移动。在该磁性存储器中，存在难以确保动作范围的问题。
发明内容
本实施方式的磁性存储器具备：第1配线；第2配线；第1开关元件，设置在所述第1配线与所述第2配线之间；第1磁性部件，设置在所述第1开关元件与所述第2配线之间且沿着第1方向延伸；第3配线，设置在所述第1磁性部件与所述第2配线之间；第1磁阻元件，设置在所述第3配线与所述第2配线之间；以及第2开关元件，设置在所述第1磁阻元件与所述第2配线之间。
附图说明
图1是表示第1实施方式的磁性存储器的示意图。
图2是表示第1实施方式的磁性存储器的一具体例的示意图。
图3是表示第1实施方式的磁性存储器的移位动作时的电压条件的示意图。
图4是表示第1实施方式的磁性存储器的移位动作时的电压条件的示意图。
图5是表示第1实施方式的磁性存储器的读出动作时的电压条件的示意图。
图6是表示第1实施方式的磁性存储器的读出动作时的电压条件的示意图。
图7A是表示比较例的磁性存储器的示意图。
图7B是表示比较例的磁性存储器的电流分布的例的图。
图8A是表示第1实施方式的磁性存储器的示意图。
图8B是表示第1实施方式的磁性存储器的移位动作时的电流分布的图。
图8C是表示第1实施方式的磁性存储器的读出动作时的电流分布的图。
图9至17是表示第2实施方式的制造方法的制造工序的剖视图。
具体实施方式
本实施方式的磁性存储器具备：第1配线；第2配线；第1开关元件，设置在所述第1配线与所述第2配线之间；第1磁性部件，设置在所述第1开关元件与所述第2配线之间且沿着第1方向延伸；第3配线，设置在所述第1磁性部件与所述第2配线之间；第1磁阻元件，设置在所述第3配线与所述第2配线之间；以及第2开关元件，设置在所述第1磁阻元件与所述第2配线之间。
(第1实施方式)
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010503717.3/2.html，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体结构及其形成方法-202210112361.X
- 陈俊尧;王宏烵;庄学理 - 台湾积体电路制造股份有限公司
- 2022-01-29 - 2022-12-27 - H01L27/22
- 本揭示内容是关于包括基板及记忆体阵列的半导体结构及其形成方法。记忆体阵列间隔于基板上方且具有多个列及多个行。此外，记忆体阵列包含在基板上方的共同高度处相邻的第一记忆体单元及第二记忆体单元。第二记忆体单元位于记忆体阵列的边缘且将第一记忆体单元与边缘分开，且第一记忆体单元的顶表面相对于第二记忆体单元的顶表面凹陷。
- 半导体结构及其制备方法、三维存储器、存储系统-202211137926.6
- 黎姗;方语萱;夏志良 - 长江存储科技有限责任公司
- 2022-09-19 - 2022-12-20 - H01L27/22
- 本公开提供了一种半导体结构及其制备方法、三维存储器、存储系统，涉及半导体芯片技术领域，以提高半导体结构的存储密度。半导体结构包括第一堆叠结构、存储结构和导电层。第一堆叠结构包括第一介质层、第一绝缘层、第二绝缘层、第一沟道层、栅线层和板线层；第一沟道层贯穿栅线层，且第一沟道层的一端与板线层接触，第二绝缘层的至少部分位于第一沟道层和栅线层之间，以及栅线层和板线层之间。存储结构包括多个铁磁自由层、隧穿层和铁磁钉扎层。每个铁磁自由层与第一沟道层的另一端接触，隧穿层设置于多个铁磁自由层和铁磁钉扎层之间。导电层位于铁磁钉扎层远离隧穿层的一侧。半导体结构应用于三维存储器中，以实现数据的读取和写入操作。
- 内存组件、半导体管芯及其制造方法-202210078003.1
- 游嘉榕;许秉诚 - 台湾积体电路制造股份有限公司
- 2022-01-24 - 2022-12-20 - H01L27/22
- 一种包括晶体管和内存单元的内存组件。晶体管包括第一闸极、设置在第一闸极上方的第二闸极、设置在第一闸极和第二闸极之间的第一信道层、设置在第一信道层的相对侧的第一源极和第一漏极、设置在第二闸极上方的第三闸极、设置在第二闸极和第三闸极之间的第二信道层，以及设置在在第二信道层的相对侧的第二源极和第二漏极。第三闸极电性连接到第一闸极和第二闸极。第一源极电性连接到第二源极，且第一漏极电性连接到第二漏极。
- 磁性随机存储单元、存储器及设备-202110183850.X
- 赵巍胜;王昭昊;曹凯华;王戈飞 - 北京航空航天大学
- 2021-02-10 - 2022-12-20 - H01L27/22
- 本发明提供了一种磁性随机存储单元、存储器及设备，所述磁性随机存储单元包括自旋轨道耦合层以及设于所述自旋轨道耦合层上的第一磁隧道结和第二磁隧道结，所述第一磁隧道结和所述第二磁隧道结具有至少两个长度不等的对称轴；所述第一磁隧道结自由层的易磁对称轴方向与所述自旋轨道耦合层的长度方向的夹角为预设第一夹角，所述第二磁隧道结自由层的易磁对称轴方向与所述自旋轨道耦合层的长度方向的夹角为预设第二夹角；第一夹角和第二夹角均不为零度，也均不为90度，也均不为180度，本发明可降低相反阻态磁隧道结的写入复杂度并提高读取可靠性。
- 半导体结构及其制备方法-202110598899.1
- 肖德元;王晓光;平尔萱 - 长鑫存储技术有限公司
- 2021-05-31 - 2022-12-16 - H01L27/22
- 本发明提供一种半导体结构及其制备方法，其能够在衬底内形成埋入式位线，并形成垂直晶体管及位于所述垂直晶体管上的磁隧道结单元，大大改善了现有的半导体结构的性能，满足小型化的需求。
- 一种基于拓扑绝缘体/二维铁磁异质结的可调人工神经网络元器件-202211010680.6
- 寇煦丰;黄浦阳;刘馨琪 - 上海科技大学
- 2022-08-23 - 2022-12-13 - H01L27/22
- 本发明公开了一种基于拓扑绝缘体/二维铁磁异质结的可调人工神经网络元器件。本发明的可调人工神经网络元器件，由下至上依次包括衬底晶圆、二维铁磁层、拓扑绝缘体层和金属层；其中，所述的二维铁磁层采用碲化铬CrTe
- 用于磁隧道结的间隔件堆叠件-201910162848.7
- 刘中伟;蓝锦坤 - 台湾积体电路制造股份有限公司
- 2019-03-05 - 2022-12-13 - H01L27/22
- 本发明实施例描述形成具有金属化合物层的间隔件的示例性方法。该方法包括：在互连层上方形成磁隧道结(MTJ)结构和在磁隧道结结构和互连层上方沉积第一间隔件层。该方法还包括在第一间隔材料，磁隧道结结构和互连层上方沉积第二间隔件层，其中，第二间隔件层比第一间隔件层薄，并包括金属化合物。此外，该方法还包括：在第二间隔件层上方和MTJ结构之间沉积第三间隔件层。第二间隔件比第一间隔件薄。本发明实施例涉及用于磁隧道结的间隔件堆叠件。
- 一种垂直双层磁性随机存储器及其制备方法-202210089191.8
- 刘金营 - 上海积塔半导体有限公司
- 2022-01-25 - 2022-12-13 - H01L27/22
- 本发明提供一种垂直双层磁性随机存储器及其制备方法，垂直双层磁性随机存储器包括衬底、第一导电结构、第二导电结构、第三导电结构、磁性隧道结、第四导电结构及第五导电结构；本发明的垂直双层磁性随机存储器，由STT‑MRAM和SOT‑MRAM上下堆叠组合而成，可改变上下器件的电阻，以存储四种信号，垂直双层磁性随机存储器可在相同占地面积或者更少的占地面积下，存储双倍的信息，其有助于提高存储器件的密度，扩大垂直双层磁性随机存储器的应用。
- 磁性存储器件-202210577683.1
- 金晥均;朴正宪;申喜珠;赵泳俊;李俊明;郑峻昊 - 三星电子株式会社
- 2022-05-25 - 2022-11-29 - H01L27/22
- 公开了一种磁性存储器件，其包括依次堆叠在衬底上的被钉扎磁性图案和自由磁性图案、在被钉扎磁性图案和自由磁性图案之间的隧道势垒图案、在自由磁性图案上的顶电极、以及在自由磁性图案和顶电极之间的盖图案。盖图案包括下盖图案、在下盖图案和顶电极之间的上盖图案、在下盖图案和上盖图案之间的第一非磁性图案、以及在第一非磁性图案和上盖图案之间的第二非磁性图案。下盖图案和上盖图案中的每个包括非磁性金属。第一非磁性图案和第二非磁性图案包括彼此不同的金属。
- 磁性随机存储器单元阵列及其制造方法-202110597072.9
- 钱沐琦 - 浙江驰拓科技有限公司
- 2021-05-28 - 2022-11-29 - H01L27/22
- 本发明提供一种磁性随机存储器单元阵列，包括：基底，该基底包括存储阵列区、外围电路区和逻辑区，各区分别形成有底层金属线，外围电路区介于存储阵列区与逻辑区之间；位于基底上表面的第一介质层；位于存储阵列区的第一介质层中并与存储阵列区的底层金属线对准的底电极通孔阵列，该底电极通孔阵列内填充有导电金属；位于底电极通孔阵列上的第一底电极阵列；位于外围电路区的第一介质层上的第二底电极阵列；围绕第一底电极阵列和第二底电极阵列的第二介质层；位于第一底电极阵列上的磁性隧道结单元阵列；位于第二底电极阵列上的伪磁性隧道结单元阵列。本发明能够解决底电极研磨不均匀造成铜扩散的问题。
- 半导体器件及其形成方法-201911205480.4
- 沈柏志;刘光益;刘中伟;梁晋魁;邱意为;林进兴;许立德;蔡瀚霆;吴正一;林世和 - 台湾积体电路制造股份有限公司
- 2019-11-29 - 2022-11-29 - H01L27/22
- 本发明的实施例提供了一种半导体器件及其形成方法。所述方法包括在衬底上方形成底部电极层。在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。
- 半导体结构及其形成方法、存储器-202211050884.2
- 刘晓阳;王晓光 - 睿力集成电路有限公司
- 2022-08-31 - 2022-11-25 - H01L27/22
- 本公开实施例涉及半导体技术领域，目前由于高密度的位线结构在形成过程中容易坍塌，因此，本公开实施例提供一种半导体结构及其形成方法、存储器，其中，半导体结构包括：基底；位于基底上、且沿第一方向间隔排列的多对位线结构；其中，每对位线结构包括相互绝缘的第一位线结构和第二位线结构，第一位线结构包括沿第二方向延伸的第一主体部和与第一主体部的第一端连接的第一弯折部，第二位线结构包括沿第二方向延伸的第二主体部和与第二主体部的第二端连接的第二弯折部，第一端与第二端分别位于第二方向的两侧，第二方向与第一方向相互交叉。由于本公开实施例中的位线结构包括弯折部，因此，可以防止位线结构坍塌。
- 非挥发性存储器元件及其制造方法-202110532868.6
- 林承毅;翁堂钧;许家彰;陈永珅;林佳弘 - 联华电子股份有限公司
- 2021-05-17 - 2022-11-22 - H01L27/22
- 本发明公开一种非挥发性存储器元件及其制造方法。所述非挥发性存储器元件包括基底、内连线结构、多个存储器单元、多个导电通孔以及多个虚设通孔。基底具有存储器区域以及虚设区域，其中虚设区域围绕存储器区域。内连线结构设置于基底上，且位于存储器区域中。所述多个存储器单元设置于内连线结构上，且自俯视方向来看以阵列方式排列，其中所述多个存储器单元包括位于存储器区域中的多个第一存储器单元以及位于虚设区域中的多个第二存储器单元。所述多个导电通孔设置于存储器区域中，且位于所述多个第一存储器单元与内连线结构之间，以分别电连接第一存储器单元中的每一个与内连线结构。所述多个虚设通孔设置于虚设区域中，且围绕存储器区域。
- 集成电路及其制造方法-201911056904.5
- 林世杰 - 台湾积体电路制造股份有限公司
- 2019-10-31 - 2022-11-18 - H01L27/22
- 一种集成电路及其制造方法。本案的一些实施例提供一种磁阻随机存取记忆体单元，包括条型磁穿隧接面，其中反铁磁性层、自由层、阻障层及基准层具有实质上对准的侧壁。间隔物抵靠住反铁磁性层、自由层、阻障层及基准层中每一层的侧壁。条型磁穿隧接面由用于磁阻随机存取记忆体单元的分隔磁穿隧接面的图案的单一元素制造。条形磁穿隧接面的阻障层具有比柱形磁穿隧接面更大的面积，导致磁阻随机存取记忆体单元寿命延长，因为阻障层具有跨阻障层的较低穿隧电流密度。
- 存储器装置-202221530088.4
- 朱奕丞;林仲德;郑凯文;蔡瀚霆;蔡荣赞;戴宝羿;黄建桦 - 台湾积体电路制造股份有限公司
- 2022-06-17 - 2022-11-18 - H01L27/22
- 本公开一些实施例提出一种存储器装置。所述存储器装置包括含有具金属线的金属间介电层的基板、位于基板上方的介电层、穿过介电层并与金属线接触的底部电极通孔、位于底部电极通孔上方的底部电极、位于底部电极上方的磁穿隧接面(MTJ)元件以及位于MTJ元件上方的顶部电极。底部电极的直接位于底部电极通孔上方的中央部分厚于底部电极的边缘部分。
- 一种垂直型霍尔器件阵列-202222123198.5
- 刘琦;杨建;曹珂 - 南京芯惠半导体有限公司
- 2022-08-12 - 2022-11-18 - H01L27/22
- 一种垂直型霍尔器件阵列，所述垂直型霍尔器件阵列，包括：P型衬底；设置在所述P型衬底上的N型阱；槽隔离结构，设置在所述N型阱表面；多个垂直型霍尔器件，等间距分布在所述N型阱上；多个所述垂直霍尔器件之间采用交替互联法相连接。本申请的垂直型霍尔器件阵列，提高了器件的磁感应的测量精度和垂直霍尔器件工作状态的稳定性，同时能够有效的降低垂直霍尔阵列的面积，降低磁感应区域的面积，提高霍尔芯片的集成度。
- 集成电路结构及其制造方法-202210792429.3
- 锺嘉哲;郑群议;刘致为 - 台湾积体电路制造股份有限公司
- 2022-07-05 - 2022-11-15 - H01L27/22
- 根据本申请的实施例，提供了一种IC结构包括MTJ单元、晶体管、第一字线和第二字线。晶体管电耦合到MTJ单元。晶体管包括第一栅极端子和独立于第一栅极端子的第二栅极端子。第一字线电耦合到晶体管的第一栅极端子。第二字线电耦合到晶体管的第二栅极端子。MTJ单元的电阻状态取决于施加到第一字线的第一字线电压和施加到第二字线的第二字线电压，并且MTJ单元的电阻状态遵循与门逻辑或或门逻辑。根据本申请的其他实施例，还提供了制造集成电路结构的方法。
- 三维霍尔传感器结构及制备方法-202211237679.7
- 李鑫;朱忻;潘安 - 苏州矩阵光电有限公司
- 2022-10-11 - 2022-11-11 - H01L27/22
- 本发明提供了一种三维霍尔传感器结构及制备方法，涉及化合物半导体的技术领域，包括：一复合半导体结构，所述复合半导体结构上形成有2N个两两相对设置的霍尔器件，N≥2；所述2N个霍尔器件于所述复合半导体结构的底面上的投影分布成一预设的对称关系。解决了现有技术中三维霍尔传感器需要复杂封装工艺来实现的技术问题，达到了通过简单的工艺实现三维霍尔传感器的技术效果。
- 磁性存储器及其制作方法-202011000266.8
- 戴瑾;郭一民 - 上海磁宇信息科技有限公司
- 2020-09-21 - 2022-11-08 - H01L27/22
- 本申请提供一种磁性存储器及其制作方法。所述磁性存储器包括至少一个存储单元，其包括：金属层，具有自旋霍尔效应材料；磁性隧道结器件，设置于所述金属层上并连接至位线，所述磁性隧道结器件的自由层连接所述金属层；电阻器件，设置于所述金属层上并连接至位线，与所述磁性隧道结器件形成并联；开关晶体管，电性连接于源极线与所述金属层之间，所述开关晶体管的控制端连接字线。此结构能减少过孔与位线的设置需求，缩小存储单元设置面积，通过调整电阻器件的阻值，得以让读/写操作衍生的负面效应变成可控。
- 磁性随机存储器架构-201910998241.2
- 夏文斌;吕玉鑫;戴瑾 - 上海磁宇信息科技有限公司
- 2019-10-21 - 2022-11-08 - H01L27/22
- 本申请提供一种磁性随机存储器架构，其包括多个存储单元，所述多个存储单元分别设置于相互平行的位线与字线上，且位于所述位线与所述字线分别与栅极线相交区域。所述多个存储单元形成多个可重复单元组和至少一组衬底接触单元；沿位线方向每一个重复单元组还配置至少一个源极连接单元；沿字线方向每一个重复单元组配置至少一个栅极连接单元。本申请通过重复单元组的设计，有助于简化存储器的制成工艺，而且垂直场效晶体管可在兼容使用于鳍状设计的同时，提升存储器的存储单元成型密度，有助于存储器记忆容量的提升。
- 磁性存储器结构及存储器-202210952091.3
- 刘晓阳;王晓光 - 长鑫存储技术有限公司
- 2022-08-09 - 2022-11-01 - H01L27/22
- 本公开实施例涉及半导体领域，提供一种磁性存储器结构及存储器，包括：多个堆叠设置的磁性存储单元，磁性存储单元至少包括：第一晶体管，第一晶体管包括栅极，栅极用于连接控制线，第一晶体管的源极或漏极的一端子用于连接第一信号线；磁性隧道结，磁性隧道结的底部用于连接第一晶体管中源极或漏极的另一端子，磁性隧道结的顶部用于连接第二信号线，其中，磁性隧道结沿磁性存储单元的堆叠方向延伸；多个堆叠设置的磁性存储单元中磁性隧道结连接至同一第二信号线，以提高磁性存储器结构的集成密度。
- 磁性存储器结构及存储器-202210952099.X
- 刘晓阳;王晓光 - 长鑫存储技术有限公司
- 2022-08-09 - 2022-11-01 - H01L27/22
- 本公开实施例涉及半导体领域，提供一种磁性存储器结构，包括至少一个磁性存储单元，磁性存储单元包括：多个堆叠设置的第一晶体管，不同第一晶体管的栅极用于连接不同第一控制线，且不同第一晶体管的源极或者漏极中的一端子连接同一第一传输线，源极或者漏极中的另一端子连接同一第一信号线；第一磁性隧道结，底部连接第一传输线，顶部用于连接第二信号线，以提高磁性存储器结构的集成密度。
- 存储阵列结构、存储器和存储器操作方法-202210918384.X
- 刘晓阳;王晓光 - 长鑫存储技术有限公司
- 2022-08-01 - 2022-11-01 - H01L27/22
- 本公开实施例涉及半导体领域，提供一种存储阵列结构、存储器和存储器操作方法，结构包括：多个磁性存储单元，磁性存储单元包括：具有第一源漏极和第二源漏极的第一晶体管，具有第三源漏极和第四源漏极的第二晶体管，第二源漏极与第三源漏极连接信号线，第一晶体管的栅极连接第一字线，第二晶体管的栅极连接第二字线；第一磁性隧道结的一端和第二磁性隧道结的一端均通过传输线电连接第四源漏极，第一磁性隧道结的另一端和第二磁性隧道结的另一端均与自旋轨道耦合层相接触，自旋轨道耦合层电连接第一源漏极以及位线，其中，第一磁性隧道结的直径大于第二磁性隧道结的直径，自旋轨道耦合层为线宽一致的矩形结构，以提高SOT‑MRAM的存储密度。
- 用于存储器的掺杂的侧壁间隔件/蚀刻停止层-202210341022.9
- 李璧伸;金海光;匡训冲;蔡正原 - 台湾积体电路制造股份有限公司
- 2022-04-02 - 2022-10-18 - H01L27/22
- 本公开涉及用于存储器的掺杂的侧壁间隔件/蚀刻停止层。本公开的各种实施例涉及一种集成电路(IC)芯片，包括存储器单元并且具有侧壁间隔件和/或蚀刻停止层，该侧壁间隔件和/或蚀刻停止层被掺杂以减少侧壁间隔件和蚀刻停止层之间的界面处的电荷积累。存储器单元包括底部电极、上覆于底部电极的数据存储元件、以及上覆于数据存储元件的顶部电极。侧壁间隔件在由数据存储元件和顶部电极形成的公共侧壁上上覆于底部电极，并且蚀刻停止层衬于侧壁间隔件。侧壁间隔件和蚀刻停止层在界面处直接接触并在界面处形成电偶极子。用于减少电荷积累的掺杂减小了由电偶极子产生的电场，从而减少了电场对存储器单元的影响。
- 半导体结构-202110402570.3
- 王晓光 - 长鑫存储技术有限公司
- 2021-04-14 - 2022-10-18 - H01L27/22
- 本发明涉及一种半导体结构，包括：多个存储模块，存储模块包括：第一存储单元；第二存储单元，位于第一存储单元一侧；第三存储单元，位于第一存储单元的另一侧；第一晶体管，第一晶体管的第一端电连接至第一存储单元的输入端；第二晶体管，第二晶体管的第一端也电连接至第一存储单元的输入端；第三晶体管，第三晶体管的第一端电连接第二存储单元的输入端，且第三晶体管的沟道宽度大于第一晶体管的沟道宽度以及第二晶体管的沟道宽度；第四晶体管，第四晶体管的第一端电连接第三存储单元的输入端，且第四晶体管的沟道宽度大于第一晶体管的沟道宽度以及第二晶体管的沟道宽度。本申请能够有效提高存储单元的驱动电流。
- 磁性存储阵列结构及存储器-202210806669.4
- 刘晓阳;王晓光 - 长鑫存储技术有限公司
- 2022-07-08 - 2022-10-18 - H01L27/22
- 本公开实施例涉及半导体领域，提供一种磁性存储阵列结构及存储器，包括：多个磁性存储单元呈阵列排布，每一磁性存储单元连接第一控制线、第二控制线、第一信号线和第二信号线；在第一方向上，多个磁性存储单元连接同一第一控制线，多个磁性存储单元连接同一第二控制线；在第二方向上，多个磁性存储单元连接同一第一信号线；在第三方向上，多个磁性存储单元连接同一第二信号线；其中，第三方向与第一方向互不平行，以提高磁性存储阵列结构的排布密度。
- 一种磁电储存器存储单元的装配结构-202221776685.5
- 王晨宇;李瑞昭;徐兴亮 - 浙江科技学院
- 2022-07-11 - 2022-10-14 - H01L27/22
- 本实用新型公开了一种磁电储存器存储单元的装配结构，从上至下包括第一铁磁层(1)、绝缘层(2)、第二铁磁层(3)、铁电‑反铁磁层(4)、底电极层(5)和衬底层(6)，铁电‑反铁磁层(4)与底电极层(5)均为十字结构，铁电‑反铁磁层(4)的十字臂与底电极层(5)的十字臂相紧贴；所述的铁电‑反铁磁层(4)的十字臂上设有扣合主板(7)，扣合主板(7)的两侧设有固定支脚(8)。本实用新型能够将铁电‑反铁磁层和底电极层快速且牢固地组装在一起，提高了安装和拆卸的快捷性。
- 一种垂直型霍尔器件阵列及制备方法-202210966491.X
- 刘琦;杨建;曹珂 - 南京芯惠半导体有限公司
- 2022-08-12 - 2022-10-11 - H01L27/22
- 一种垂直型霍尔器件阵列及制备方法，所述垂直型霍尔器件阵列，包括：P型衬底；设置在所述P型衬底上的N型阱；槽隔离结构，设置在所述N型阱表面；多个垂直型霍尔器件，等间距分布在所述N型阱上；多个所述垂直霍尔器件之间采用交替互联法相连接。本申请的垂直型霍尔器件阵列及制备方法，提高了器件的磁感应的测量精度和垂直霍尔器件工作状态的稳定性，同时能够有效的降低垂直霍尔阵列的面积，降低磁感应区域的面积，提高霍尔芯片的集成度。
- 半导体结构-202210348129.6
- 苏信文;陈瑞麟;林士豪;庄明谚;王晨晨;洪连嵘;王屏薇 - 台湾积体电路制造股份有限公司
- 2022-03-30 - 2022-09-30 - H01L27/22
- 本公开提供一种半导体结构。根据本公开的一半导体结构包括源极特征与漏极特征、源极特征与漏极特征之间的主动区、主动区上方的栅极结构、设置于源极特征以及漏极特征还有栅极结构上方的前侧互连结构、设置于源极特征以及漏极特征还有栅极结构下方的后侧互连结构以及设置于后侧互连结构之中的储存元件。
- 磁阻式随机存取存储器-202210796709.1
- 周坤亿;陈宏岳 - 联华电子股份有限公司
- 2018-09-07 - 2022-09-30 - H01L27/22
- 本发明公开一种磁阻式随机存取存储器，其主要包含一第一金属氧化物半导体(metal‑oxide semiconductor,MOS)晶体管以及一第二金属氧化物半导体晶体管设于一基底上；一磁性隧穿接面(magnetic tunneling junction,MTJ)设于该第一金属氧化物半导体晶体管以及该第二金属氧化物半导体晶体管之间；一第一层间介电层设于该MTJ一侧并位于该第一金属氧化物半导体晶体管上；以及一第二层间介电层设于该MTJ另一侧并位于该第二金属氧化物半导体晶体管上。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
