[发明专利]一种半导体芯片引脚成型缺陷检测的方法有效
申请号: | 201810869324.7 | 申请日: | 2018-08-02 |
公开(公告)号: | CN109003911B | 公开(公告)日: | 2021-07-20 |
发明(设计)人: | 陈小飞;汪昌来;谢政华 | 申请(专利权)人: | 安徽大华半导体科技有限公司 |
主分类号: | H01L21/66 | 分类号: | H01L21/66 |
代理公司: | 绍兴市寅越专利代理事务所(普通合伙) 33285 | 代理人: | 郭云梅 |
地址: | 230088 安徽省合肥市高*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体 芯片 引脚 成型 缺陷 检测 方法 | ||
1.一种半导体芯片引脚成型缺陷检测的方法,其特征在于,所述方法包括以下步骤:
步骤S1:提供待测区域以及该待测区域所用的上位机;
步骤S2:根据所述上位机触发信号,采集所述待测区域图像信息,并经过灰度化和去噪处理得到待处理的灰度化图像信息;
步骤S3:对所述灰度化图像信息,根据半导体引线框架中共有的芯片间具有矩形分割的特点,找到每一工步ROI区域;
步骤S4:计算所述每一工步ROI区域内芯片数量,并找到每一芯片的ROI区域;
所述S4的具体步骤为,在所述每一工步ROI区域内根据芯片引脚切筋成型后均会形成矩形轮廓的特点,找到所有芯片数量,与模板芯片数量对比,如不一致,直接进入步骤S6返回检测错误信息;如一致,裁剪每个芯片的区域作为所述每一芯片的ROI区域;
步骤S5:在所述每一芯片的ROI区域内计算芯片信息;
步骤S6:将所述芯片数量和所述芯片信息分别与模版信息对比后,向所述上位机反馈检测结果。
2.根据权利要求1所述的一种半导体芯片引脚成型缺陷检测的方法,其特征在于:所述S2的具体步骤为,根据所述上位机发送的检测开始命令,工业相机采集检测区域的图像信息并转化为灰度化图像信息,再通过均值滤波得到待处理的图像信息。
3.根据权利要求1所述的一种半导体芯片引脚成型缺陷检测的方法,其特征在于:所述S3的具体步骤为,根据所有引线框架中共有的芯片间具有矩形分割的特点,找到分割矩形的中心点并拟合成多条分割线,其中两条分割线之间为所述每一工步ROI区域,再根据分割线的斜率进行旋转,去除机械定位误差导致引线框架倾斜引起的计算误差。
4.根据权利要求1所述的一种半导体芯片引脚成型缺陷检测的方法,其特征在于:所述S5的具体步骤为,对所述每一芯片ROI区域图像信息进行二值化和边缘化处理,分别计算芯片信息;
所述芯片信息包括芯片外形尺寸、塑封体尺寸、芯片引脚数、脚间距和跨度信息。
5.根据权利要求1所述的一种半导体芯片引脚成型缺陷检测的方法,其特征在于:所述S6的具体步骤为,将所述芯片信息与标准模板的信息进行对比,向所述上位机反馈检测的结果信息。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安徽大华半导体科技有限公司,未经安徽大华半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810869324.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造