[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供基底；形成栅极结构、源漏掺杂层和介质层，栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，介质层位于源漏掺杂层和栅极结构上，所述源漏掺杂层中具有源漏离子；在栅极结构两侧的介质层中形成暴露出源漏掺杂层表面的第一通孔；对第一通孔底部的源漏掺杂层表面进行清洁处理；进行所述清洁处理后，在源漏掺杂层表面形成第一金属层；形成第一金属层后，在第一通孔底部的源漏掺杂层表面掺杂接触离子，接触离子的导电类型和源漏离子的导电类型相同。所述方法提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。

MOS晶体管的工作原理是：在栅极结构施加电压，通过调节栅极结构底部沟道的电流来产生开关信号。

然而，现有技术中MOS晶体管构成的半导体器件的性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底；形成栅极结构、源漏掺杂层和介质层，栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，介质层位于源漏掺杂层和栅极结构上，所述源漏掺杂层中具有源漏离子；在栅极结构两侧的介质层中形成暴露出源漏掺杂层表面的第一通孔；对第一通孔底部的源漏掺杂层表面进行清洁处理；进行所述清洁处理后，在源漏掺杂层表面形成第一金属层；形成第一金属层后，在第一通孔底部的源漏掺杂层表面掺杂接触离子，接触离子的导电类型和源漏离子的导电类型相同。

可选的，所述清洁处理包括物理清结处理工艺和化学清洁处理工艺中的一者或二者的结合。

可选的，所述清洁处理的步骤包括：对第一通孔底部的源漏掺杂层表面进行物理清结处理工艺后，对第一通孔底部的源漏掺杂层表面进行化学清洁处理工艺。

可选的，所述物理清结处理工艺包括：采用等离子体对第一通孔底部的源漏掺杂层表面进行物理轰击；所述等离子体包括Ar等离子体。

可选的，所述化学清洁处理工艺包括SiCoNi刻蚀工艺。

可选的，在第一通孔底部的源漏掺杂层表面掺杂接触离子的工艺包括离子注入工艺。

可选的，所述接触离子的导电类型为N型；所述离子注入工艺的参数包括：采用的离子为As离子，注入能量为1KeV～15KeV，注入剂量为1.0E15atom/cm²～2.0E16atom/cm²，注入角度为0度～20度；或者，所述离子注入工艺的参数包括：采用的离子为Sb离子，注入能量为2KeV～30KeV，注入剂量为5.0E14atom/cm²～3.0E16atom/cm²，注入角度为0度～20度。

可选的，所述接触离子的导电类型为P型；所述离子注入工艺的参数包括：采用的离子为B离子，注入能量为0.5KeV～8KeV，注入剂量为8.0E14atom/cm²～3.0E16atom/cm²，注入角度为0度～20度；或者，所述离子注入工艺的参数包括：采用的离子为BF₂⁺离子，注入能量为1KeV～10KeV，注入剂量为8.0E14atom/cm²～3.0E16atom/cm²，注入角度为0度～20度。