[发明专利]薄膜晶体管及其制作方法、阵列基板和显示装置

说明书

本发明提出了薄膜晶体管及其制作方法、阵列基板和显示装置。该方法包括：在基板的一侧依次形成缓冲层和图形化后的源漏电极；在缓冲层和源漏电极的远离基板的一侧，形成光刻胶层；从基板远离光刻胶层的一侧，对光刻胶层进行曝光和显影处理，以得到光刻胶图案；在缓冲层和光刻胶图案的远离基板的一侧，依次形成半导体层、第一绝缘层和导电层；去除光刻胶层，以获得有源层、栅极绝缘层和栅极；其中，基板和缓冲层由透光材料形成。本发明所提出的制作方法，通过背面曝光光刻胶层的方式，可省去一次光掩模，简化工序、降低制作成本，且制备的薄膜晶体管直接利用金属作为源漏导电区域，无需额外的导电化技术，解决了源漏电极导电化效果稳定性差的问题。

技术领域

本发明涉及显示技术领域，具体的，本发明涉及薄膜晶体管及其制作方法、阵列基板和显示装置。

背景技术

目前，大多数的氧化物薄膜晶体管采用底栅堆叠型的结构，主要有两种刻蚀阻挡(ESL)和背沟道刻蚀(BCE)两种，可以获得相对稳定的开关特性。但是，这两种方法都存在寄生电容较大，容易产生信号延迟而会降低显示器的画面的显示质量，不利于大尺寸高分辨率的显示。而顶栅自对准型晶体管结构由于栅极和源漏电极不存在交叠区域，所以寄生电容非常小，可以有效地减少信号延迟，从而提高画面质量。目前典型的顶栅自对准结构的晶体管的源漏电极区域是通过对氧化物半导体的导体化处理来达到导电的效果，其导电电阻仍然很大，导电效果并不十分理想，并且导体化稳定性较差，在后期的沉积和温度工艺中很难稳定的维持在一定水平。

所以，现阶段的制造顶栅自对准型薄膜晶体管的方法仍有待改进。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

本发明是基于发明人的下列发现而完成的：

针对上述技术问题，本发明的申请人致力于研究一种寄生电容较小、源漏电极半导体性能稳定性高的制造薄膜晶体管的方法。经过长期研究发明人发现，在具有缓冲层的基板上形成源漏电极图形，并涂布正性光刻胶，再利用源漏电极图形作为掩模版，可以通过背面曝光的方式对光刻胶进行曝光、显影。随后沉积金属氧化物层、绝缘层和金属导电层，利用去除光刻胶及其上的各层，形成位于源漏电极中间的有源层、栅极绝缘层和栅极图形。通过该方法不但可以简化工艺，减少光掩膜的数量和曝光的次数，而且还可以形成导电性能优良的源漏区域，利于获得性能优良的顶栅结构薄膜晶体管，同时极大的减小寄生电容。

有鉴于此，本发明的一个目的在于提出一种工序少、成本低、无需导电化技术或者寄生电容小的制造薄膜晶体管方法。

在本发明的第一方面，本发明提出了一种制作薄膜晶体管的方法。

根据本发明的实施例，所述方法包括：在基板的一侧依次形成缓冲层和图形化的源漏电极；在所述缓冲层和源漏电极的远离所述基板的一侧，形成光刻胶层；从所述基板远离所述光刻胶层的一侧，对所述光刻胶层进行曝光和显影处理，以得到光刻胶图案；在所述缓冲层和所述光刻胶图案的远离所述基板的一侧，依次形成半导体层、第一绝缘层和导电层；去除所述光刻胶层，以获得有源层、栅极绝缘层和栅极；其中，所述基板和缓冲层由透光材料形成。

发明人意外地发现，采用本发明实施例的制作方法，通过背面曝光光刻胶层的方式，可省去一次光掩模，简化工序、降低制作成本，并且制备的薄膜晶体管直接利用金属作为源漏导电区域，无需额外的导电化技术，也就解决了源漏电极导电化效果稳定性差的问题，而且其栅极和源极漏极不交叠设置，因此不存在寄生电容所带来的显示画质问题。

另外，根据本发明上述实施例的制作方法，还可以具有如下附加的技术特征：

根据本发明的实施例，形成所述基板的材料包括玻璃、石英和柔性材料的至少一种。

根据本发明的实施例，形成所述缓冲层的材料包括SiO₂、SiN_x和SiON_x的至少一种。