[发明专利]一种半导体器件及其制备方法、电子装置

说明书

本发明提供了一种半导体器件及其制备方法、电子装置。所述方法包括：提供基底，在所述基底上形成有超低K介电层以及嵌于所述超低K介电层中并露出顶部表面的互连结构；在所述超低K介电层和所述互连结构上形成覆盖层，以覆盖所述超低K介电层和所述互连结构；执行热固化步骤，以消除所述互连结构中的应力。本发明通过热固化处理可以改善器件的与时间相关电介质击穿(time dependent dielectric breakdown，TDDB)性能，进一步提高器件的性能和良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制备方法、电子装置。

背景技术

随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的速度。在这些要求的推进下，器件的几何尺寸将不断缩小，在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。

后段制程(The back end of line,BEOL)中焊接线结合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚。在后段制程(BEOL)中的包括很多层，其中焊盘结构中与基底上有源或无源器件相连的金属叠层中包括若干金属层和相邻金属层之间的通孔，其中所述金属层和通孔交替设置进而形成金属互连结构，以完成器件的电连接。

其中，所述互连结构形成于介电层中，例如超低K介电层(Ultra low-k，ULK)，所述ULK由于其具有多孔等性能，其K值在2.5附近，可以提高器件接触电阻的延迟性能，因而得到广泛应用，但是目前所述方法制备得到的器件大都存在与时间相关电介质击穿(timedependent dielectric breakdown，TDDB)性能差的问题。

基于上述原因，需要对目前所述半导体器件的制备方法做进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供了一种半导体器件，所述半导体器件包括：

基底；

超低K介电层，位于所述基底上；

互连结构，嵌于所述超低K介电层中并且露出所述互连结构的顶部表面；

覆盖层，位于所述超低K介电层和所述互连结构上；

其中，所述互连结构和所述覆盖层经热固化处理得到，以消除所述互连结构中的应力。

可选地，所述覆盖层包括依次堆叠的第一层和第二层。

可选地，所述覆盖层的厚度为100埃～800埃。

可选地，所述覆盖层包括含碳的氮化硅材料。

可选地，所述半导体器件还包括：

钝化层，位于所述覆盖层上；

顶部金属层和/或顶部通孔，形成于所述钝化层中并与所述互连结构电连接。

可选地，所述钝化层包括正硅酸乙酯层。

可选地，所述超低K介电层的K值在2.5以下。

本发明还提供了一种半导体器件的制备方法，所述方法包括：

提供基底，在所述基底上形成有超低K介电层以及嵌于所述超低K介电层中并露出顶部表面的互连结构；

在所述超低K介电层和所述互连结构上形成覆盖层，以覆盖所述超低K介电层和所述互连结构；