[发明专利]半导体封装件

说明书

技术领域

本公开的各种实施方式涉及封装技术，且更具体地，涉及能够实现系统级封装(System In Package)的半导体封装件。

背景技术

近来，随着电子产品已变得尺寸缩小且具有高性能并且对便携式移动产品的需求不断增加，对紧凑且大容量的半导体存储装置的需求也已在不断增加。用于增加半导体存储装置的存储容量的一种技术是系统级封装(SIP)技术。在SIP技术中，多个多功能电子器件被集成在基板中，并且由不同工艺制造的不同种类的半导体芯片能够被实现为单个封装件。根据SIP技术，存在这样的优势：与在半导体封装件中的每一个被设置在系统基板上时相比，电子产品能够被制造得更小且更轻。

然而，当要被安装在半导体封装件中的芯片的数目和尺寸增加时，在半导体封装件内用于电互连的空间的缺乏已成为问题。为克服这一问题，已提出使用硅穿孔(TSV)的封装结构。根据使用TSV的封装技术，在晶圆工艺步骤中在每个芯片内形成TSV，并且使用TSV来形成芯片中的电连接。使用TSV存在优势，因为多个芯片能够在垂直方向上被堆叠在封装件中，从而能实现高容量封装件的开发。然而，由于使用TSV安装多个存储芯片的技术增加了制造工艺的成本，所以正在研究如何改进这一方面。

发明内容

各种实施方式针对具有硅穿孔的半导体封装件以及用于制造该半导体封装件的方法。

根据一种实施方式，一种半导体封装件包括第一管芯(die)、第二管芯、第三管芯、第四管芯和第一半导体芯片，所述第一管芯包括：第一芯片焊盘，所述第一芯片焊盘被设置在芯片上的第一芯片焊盘区域中；第一连接焊盘，所述第一连接焊盘被设 置在位于所述第一管芯的角部处的第一连接焊盘区域中并且与所述第一芯片焊盘区域间隔开预定距离；以及第一重分布层(redistribution layer)图案，所述第一重分布层图案将所述第一芯片焊盘连接到所述第一连接焊盘，所述第二管芯包括：第二芯片焊盘，所述第二芯片焊盘被设置在芯片上的第二芯片焊盘区域中并且在水平方向上与所述第一管芯间隔开；第二连接焊盘，所述第二连接焊盘被设置在位于所述第二管芯的角部处的第二连接焊盘区域中并且与所述第二芯片焊盘区域间隔开预定距离；以及第二重分布层图案，所述第二重分布层图案将所述第二芯片焊盘连接到所述第二连接焊盘，所述第二连接焊盘区域被设置为在水平方向上与所述第一管芯的所述连接焊盘区域相邻，所述第三管芯包括：第三芯片焊盘，所述第三芯片焊盘被设置在芯片上的第三芯片焊盘区域中并且在水平方向上与所述第二管芯间隔开预定距离；第三连接焊盘，所述第三连接焊盘被设置在位于所述第三管芯的角部处的第三连接焊盘区域中并且与所述第三芯片焊盘区域间隔开预定距离；以及第三重分布层图案，所述第三重分布层图案将所述第三芯片焊盘连接到所述第三连接焊盘，所述第三连接焊盘区域被设置为在对角方向上面向所述第一管芯的所述第一连接焊盘区域，所述第四管芯包括：第四芯片焊盘，所述第四芯片焊盘被设置在芯片上的第四芯片焊盘区域中并且在水平方向上与所述第三管芯间隔开预定距离；第四连接焊盘，所述第四连接焊盘被设置在位于所述第四管芯的角部处的第四连接焊盘区域中并且与所述第四芯片焊盘区域间隔开预定距离；以及第四重分布层图案，所述第四重分布层图案将所述第四芯片焊盘连接到所述第四连接焊盘，所述第四连接焊盘区域被设置为在对角方向上面向所述第二管芯的所述第二连接焊盘区域，所述第一半导体芯片被设置在所述第一管芯至所述第四管芯以下，并且在与所述第一连接焊盘区域至所述第四连接焊盘区域交叠的部分处分别电连接到所述第一管芯至所述第四管芯。

根据一种实施方式，一种半导体封装件包括第一管芯、第二管芯和第一半导体芯片，所述第一管芯包括：第一芯片焊盘，所述第一芯片焊盘被设置在芯片上的第一芯片焊盘区域中；第一连接焊盘，所述第一连接焊盘与所述第一芯片焊盘区域间隔开预定距离并且聚集在位于所述第一管芯的角部处的第一连接焊盘区域中；以及第一重分布层图案，所述第一重分布层图案将所述第一芯片焊盘连接到所述第一连接焊盘，所述第二管芯包括：第二芯片焊盘，所述第二芯片焊盘被设置在芯片上的第二芯片焊盘区域中；第二连接焊盘，所述第二连接焊盘与所述第二芯片焊盘区域间隔开预定距离 并且被设置在位于所述第二管芯的角部处的第二连接焊盘区域中；以及第二重分布层图案，所述第二重分布层图案将所述第二芯片焊盘连接到所述第二连接焊盘，所述第二连接焊盘区域被设置在与所述第一连接焊盘区域相邻的位置处，所述第一半导体芯片被设置在所述第一管芯和所述第二管芯以下，并且电连接到所述第一连接焊盘和所述第二连接焊盘。