[发明专利]半导体器件及其操作方法

说明书

半导体器件包括：CAM块，其包括具有相对半导体衬底垂直配置的多个垂直存储串，其中，多个垂直存储串中的每个与多个字线电耦接，以及多个字线中的每个与多个CAM单元电耦接；外围电路，其被配置成对选自多个CAM单元的CAM单元编程；以及控制电路，其被配置成将至少一个命令发送至外围电路以将编程电压同时地施加至第n字线、第n‑1字线和第n+1字线，来对与第n‑1字线、第n字线和第n+1字线电耦接的CAM单元同时编程，其中，第n‑1字线和第n+1字线与第n字线相邻，且选中的CAM单元与第n字线电耦接。

相关申请的交叉引用

本申请要求2014年2月19日向韩国知识产权局提交的申请号为10-2014-0019235的韩国专利申请的优先权，其全部公开通过引用合并于此。

技术领域

实施例涉及一种半导体器件及其操作方法，并且更具体地涉及三维半导体存储器件的编程方法。

背景技术

半导体器件通常使用存储器单元阵列来储存数据。存储器单元阵列包括多个存储块。多个存储块中的一个或更多个用作正常存储块。正常数据储存在正常存储块中。存储块中的一个或更多个用作内容可寻址存储器(CAM)块。例如半导体器件的操作设定值的数据储存在CAM块中。操作设定值的实例包括坏块修复信息和偏差信息。

半导体器件的操作特性可以根据与半导体器件的制造工艺相关的条件而变化。在许多情况下，在封装半导体器件之前通过执行一个或更多个测试操作来获得储存在CAM块中的操作设定值。

由于一些不同制造工艺可能产生的相对高的温度，所以在封装半导体器件之前储存在CAM块中的数据可能会损坏。例如，在导线接合工艺期间，通常将相对高的温度施加至半导体器件。

一种3维半导体器件包括多个垂直存储串，其中垂直存储串具有相对半导体衬底大体垂直的配置。垂直存储串中的存储器单元不具有通常用在2维半导体器件中的浮置(floating)结构。3维半导体器件使用电荷陷阱结构。

发明内容

半导体器件的一个实施例包括CAM块，CAM块包括具有相对半导体衬底垂直配置的多个垂直存储串，其中多个垂直存储串中的每个垂直存储串与多个字线电耦接，且多个字线中的每个字线与多个CAM单元、外围电路和控制电路电耦接，其中外围电路被配置成对选自多个CAM单元中的CAM单元编程，且控制电路被配置成将至少一个命令发送至外围电路以将编程电压同时施加至第n字线、第n-1字线和第n+1字线，来对与第n-1字线、第n字线和第n+1字线电耦接的CAM单元同时编程，其中，第n-1字线和第n+1字线与第n字线相邻，且选中的CAM单元与第n字线电耦接。

半导体器件的操作方法的一个实施例包括对通过电荷陷阱层连接的多个CAM单元编程。

对选自多个CAM单元的CAM单元以及与选中的CAM单元相邻的CAM单元同时编程。

半导体器件的操作方法的一个实施例包括CAM块，CAM块包括具有相对半导体衬底大体垂直配置的多个垂直存储串，其中多个存储串中的每个存储串与多个字线电耦接，以及多个字线中的每个字线与多个CAM单元电耦接，对与第n字线、第n-1字线和第n+1字线电耦接的CAM单元同时编程，其中第n-1字线和第n+1字线与第n字线相邻，且选中的CAM单元与第n字线电耦接。

附图说明

图1是表示半导体系统的一个实施例的框图；

图2是表示图1中的半导体器件的框图；

图3是3维半导体器件的存储块的截面图；

图4是表示内容可寻址存储器(CAM)块的一个实施例的电路图；以及

图5是表示内容可寻址存储器(CAM)块的部分的一个实施例的框图。

具体实施方式