[发明专利]一种半导体器件及其制造方法、电子装置

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

对于现有的半导体器件制造工艺而言，在半导体衬底上形成栅极结构及紧靠栅极结构两侧的侧壁结构之后，在侧壁结构两侧的半导体衬底中形成源/漏区并实施应力记忆，然后在源/漏区的顶部形成自对准硅化物。实施形成自对准硅化物的工艺之前，需要先形成自对准硅化物阻挡层并对其实施图案化工艺，以仅露出源/漏区的顶部。实施形成自对准硅化物的工艺之后，通常采用先干法蚀刻再湿法蚀刻的工艺去除自对准硅化物阻挡层，但是，在所述湿法蚀刻之后，一般会有少量的自对准硅化物阻挡层的残留，此残留现象在侧壁结构的表面尤为突出，并且，形成的自对准硅化物阻挡层的厚度越大，在所述湿法蚀刻之后，自对准硅化物阻挡层的残留越多。对于普通的半导体器件而言，此残留现象不会影响器件的电学性能，而对于一些特殊的半导体器件而言，此残留现象则会影响器件的电学性能。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构和位于所述栅极结构两侧的侧壁结构；在所述半导体衬底上形成内连栅极材料层，覆盖所述栅极结构和所述侧壁结构；去除位于所述栅极结构顶部的内连栅极材料层，并在所述半导体衬底上形成自对准硅化物阻挡层，覆盖所述内连栅极材料层和露出的所述栅极结构；依次实施第一湿法蚀刻、干法蚀刻和第二湿法蚀刻去除所述自对准硅化物阻挡层，以完全暴露所述内连栅极材料层和所述栅极结构的顶部。

在一个示例中，所述位于所述栅极结构顶部的内连栅极材料层的去除包括以下工艺步骤：形成覆盖所述内连栅极材料层的光刻胶层，通过曝光、显影工艺在所述光刻胶层上形成后续实施蚀刻所需的图案；以所述图案化的光刻胶层为掩膜，通过蚀刻去除位于所述栅极结构顶部的内连栅极材料层；通过灰化工艺去除所述光刻胶层。

在一个示例中，实施所述第一湿法蚀刻，以去除所述自对准硅化物阻挡层的大部分；实施所述干法蚀刻，以去除相对于所述半导体衬底的表面的水平方向上残留的所述自对准硅化物阻挡层的大部分；实施所述第二湿法蚀刻，以去除剩余的所述自对准硅化物阻挡层。

在一个示例中，所述第一湿法蚀刻为各向同性蚀刻。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，对于所述半导体衬底的特殊区域而言，可以确保去除所述自对准硅化物阻挡层时不产生残留，以完全暴露需要形成自对准硅化物的部分。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1F为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。