[发明专利]晶片封装体及其制造方法

说明书

技术领域

本发明有关于半导体装置，且特别是有关于一种晶片封装体及其制造方法。

背景技术

晶片封装制程是形成电子产品过程中的一重要步骤。晶片封装体除了将晶片保护于其中，使免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。

由于电子产品持续缩小化，形成更多功能且体积更小的晶片封装体已成为重要课题。然而，更多功能且体积更小的晶片封装体具有更密集的电路设计，使得晶片的翘曲更加严重，导致晶片上的多个焊球无法每一颗皆顺利的接合至封装基材上。因此，使得晶片封装体的耐用性不佳，并降低晶片效能。

发明内容

本发明提供一种晶片封装体，包括：一封装基材；一晶片；以及多个焊球，设于此封装基材及此晶片之间，以将此晶片接合至此封装基材上，其中这些焊球包含一第一尺寸及不同于此第一尺寸的第二尺寸。

本发明还提供一种晶片封装体的制造方法，包括：于一晶圆上形成多个晶片；量测此晶圆上的这些晶片的翘曲；装设多个焊球于此晶圆上的这些晶片上，其中这些焊球包含一第一尺寸及一第二尺寸，且这些具有此第一尺寸的焊球及这些具有此第二尺寸的焊球依照此翘曲程度的量测结果分布；接合此晶圆至一封装基材上；以及切割此晶圆，形成多个晶片封装体。

本发明还提供一种晶片封装体的制造方法，包括：于一晶圆上形成多个晶片；量测此晶圆上的这些晶片的翘曲；切割此晶圆，形成多个分离的晶片；装设多个焊球于这些分离的晶片上，其中这些焊球包含一第一尺寸及一第二尺寸，且这些具有此第一尺寸的焊球及这些具有此第二尺寸的焊球依照此翘曲程度的量测结果分布；以及接合这些分离的晶片此晶圆至一基材上。

附图说明

图1A～1E显示为根据本发明一实施例的以晶圆级封装制程所制造的晶片封装体的制程剖面图。

图2显示为晶片装设焊球后的仰视图。

图3显示根据本发明另一实施例的以晶圆级封装制程所制造的晶片封装体的制程剖面图。

图4A～4B显示为根据本发明一实施例的以晶片级封装制程所制造的晶片封装体的制程剖面图。

附图中符号的简单说明如下：

100：半导体基材；100a：半导体基材的表面；101：量测；102：晶片；104：焊球；104a：焊球；104b：焊球；104c：焊球；104a’：焊球；104b’：焊球；104c’：焊球；120：封装基材；140：晶片封装体；304a’：焊球；304b’：焊球；304c’：焊球；340：晶片封装体；440：晶片封装体；d1：间距；d2：间距；SC：切割道。

具体实施方式

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。

本发明一实施例的晶片封装体可用以封装近接感测器(proximity sensor)。然其应用不限于此。其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。在一实施中，上述切割后的封装体为一晶片尺寸封装体(CSP；chip scale package)。晶片尺寸封装体(CSP)的尺寸可仅略大于所封装的晶片。例如，晶片尺寸封装体的尺寸不大于所封装晶片的尺寸的120%。

图1A～1E显示为根据本发明一实施例的以晶圆级封装制程所制造的晶片封装体的制程剖面图。如图1A所示，提供半导体基材100，其具有表面100a。半导体基材100例如可为半导体晶圆。因此，标号100亦可代表半导体晶圆。适合的半导体晶圆可包括硅晶圆、硅锗晶圆、砷化镓晶圆、或其相似物。