[发明专利]一种横向高压MOS器件及其制造方法

说明书

技术领域

本发明涉及半导体功率器件技术领域，涉及一种横向MOS高压器件及其制造方法。

背景技术

横向高压器件是高压功率集成电路发展必不可少的部分，高压功率器件要求具有高的击穿电压，低的导通电阻和低的开关损耗。横向高压器件实现高的击穿电压，要求其用于承担耐压的漂移区具有长的尺寸和低的掺杂浓度，但为了满足器件低导通电阻，又要求作为电流通道的漂移区具有高的掺杂浓度。在功率LDMOS（Latral Double-diffused MOSFET）器件设计中，击穿电压（Breakdown Voltage，BV）和比导通电阻（Specific on-resistance，R_on,sp）存在矛盾关系。器件在高压应用时，导通电阻急剧上升，限制了高压器件在高压功率集成电路中的应用，尤其是要求低导通损耗和小芯片面积的电路。为了克服高导通电阻的问题，J.A.APPLES等人提出了RESURF（Reduced SURface Field）降低表面场技术，被广泛应用于高压器件，虽然有效地减小了导通电阻，但击穿电压和导通电阻的矛盾关系仍需进一步改善。

发明内容

本发明所要解决的，就是针对上述传统横向高压器件存在的问题，提出一种在保持高击穿电压的情况下，可以大大的降低器件比导通电阻，减小器件的功耗的横向高压MOS器件及其制造方法。

本发明解决上述技术问题所采用的技术方案是：一种横向高压MOS器件，如图2所示，其元胞结构包括第一导电类型半导体衬底、设置在第一导电类型半导体衬底中的第二导电类型半导体注入漂移区以及源区和漏区，其特征在于，在第二导电类型半导体注入漂移区上还设置有第二导电类型半导体外延漂移区，所述源区和漏区分别设置在第二导电类型半导体外延漂移区上端面，所述第二导电类型半导体外延漂移区由自下而上依次层叠设置的多个第二导电类型半导体外延子漂移区构成，在第二导电类型半导体注入漂移区和每个第二导电类型半导体外延子漂移区中均设置有2个降场层。

一种横向高压MOS器件的制造方法，其特征在于，包括以下步骤：

a.采用光刻和离子注入工艺，在第一导电类型半导体衬底中注入第二导电类型半导体杂质，扩散形成第二导电类型半导体注入漂移区，采用两次光刻和离子注入工艺，在第二导电类型半导体注入漂移区中注入第一导电类型半导体杂质，扩散形成2个独立的第一导电类型半导体注入降场层；

b.采用外延工艺，在第二导电类型半导体注入漂移区上外延生长第二导电类型半导体外延子漂移区，采用两次光刻和离子注入工艺，在第二导电类型半导体外延子漂移区中注入第一导电类型半导体杂质，形成2个相互独立的第一导电类型外延降场层；

c.采用外延工艺在处于器件顶部的第二导电类型半导体外延子漂移区上外延生长下一层第二导电类型半导体外延子漂移区，采用两次光刻和离子注入工艺，在新生长的下一层第二导电类型半导体外延子漂移区中注入第一导电类型半导体杂质，形成2个相互独立的第一导电类型外延降场层，重复步骤c多次后进入步骤d；

d.在器件顶端的第二导电类型半导体外延子漂移区上制作器件源区和漏区。

本发明的有益效果为，极大地降低了器件的导通电阻，缓解比导通电阻和耐压的矛盾关系，与传统横向高压器件相比，本发明提供的横向高压器件在相同芯片面积的情况下具有更小的导通电阻。

附图说明

图1是传统横向高压器件的结构示意图；

图2是实施例1的横向高压器件的结构示意图；

图3是实施例2的横向高压器件的结构示意图；

图4是实施例3的横向高压器件的结构示意图；

图5是实施例4的横向高压器件的结构示意图；

图6是实施例5的横向高压器件的结构示意图；

图7是实施例6的横向高压器件的结构示意图；

图8是本发明的横向高压MOS器件的制造方法的流程示意图；

图9是实施例7的横向高压器件的结构示意图；

图10是实施例7的制造方法的工艺流程示意图；

图11是传统横向高压器件击穿时的电势分布图；

图12是实施例7的横向高压器件击穿时的电势分布图；

图13是在栅源电压Vgs=6V时，传统横向高压器件和本发明提供的一种横向高压MOS器件在线性区时，漏源电流和漏源电压的关系曲线示意图。

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：