[发明专利]晶圆级芯片TSV封装结构及其封装方法

说明书

技术领域

本发明涉及一种半导体芯片的晶圆级封装结构及封装方法，尤其涉及一种晶圆级芯片TSV封装结构及其封装方法

背景技术

晶圆级封装（Wafer Level Packaging；WLP）是IC封装方式的一种，是整片晶圆生产完成后，直接在晶圆上进行封装测试，完成之后才切割制成单颗IC。

目前，在半导体芯片的晶圆级封装过程中，两颗芯片之间形成的切割道，通常在切割道两边的PIN脚连同切割道上方的硅层全部蚀刻掉，使得两颗芯片之间有一条深度等于硅基材层厚度而宽度大于两边PIN脚距离的槽，并且将PIN脚完全暴露出来，这样在蚀刻以及后续工艺过程中会破坏PIN脚上的部分线路，造成不必要的良率损失。此外也有先开深度小于整体硅基材厚度的槽状开口，再在芯片PIN脚上方即上述槽状开口的底面上开圆孔并开到底的，这时，由于先前槽状开口的存在，使得芯片硅基材层的面积减小，因此减小了后续在硅基材层面放置锡球的空间，从而影响芯片封装的设计。

发明内容

为了克服上述缺陷，本发明提供了一种晶圆级芯片TSV封装结构及其封装方法，能够有效避免将PIN脚表面去硅时对PIN脚某些电路造成的损伤，从而保证晶圆级芯片CIS封装的质量；同时也能避免由于既开槽又开孔造成的硅表面积的浪费，为后续的工艺设计提供便利。

本发明为了解决其技术问题所采用的技术方案是：一种晶圆级芯片TSV封装结构，包括若干个芯片单元，相邻两个芯片单元之间形成切割道；每个所述芯片单元包括硅基材层和设于该硅基材层下方的晶圆氧化层，位于所述芯片单元四周的晶圆氧化层中设有若干个金属芯片引脚即PIN脚，在每个芯片单元的硅基材层上对应其每个PIN脚位置处分别开设一贯通该硅基材层的孔状开口使所述PIN脚部分外露。

作为本发明的进一步改进，所述孔状开口底部的直径小于所述PIN脚的最小边长，以保证PIN脚部分外露。

作为本发明的进一步改进，所述孔状开口为沿其底部到其开口的直径逐渐变小的斜孔和沿其底部到其开口的直径均相等的直孔中的一种。

作为本发明的进一步改进，所述芯片单元还包括顺序设置于其晶圆氧化层下方的粘合剂层和玻璃层。

作为本发明的进一步改进，在每个所述芯片单元的粘合剂层与玻璃层之间设有支撑围堰层，相邻两个芯片单元的支撑围堰层之间形成围堰间隙，该围堰间隙与该两个芯片单元上的孔状开口之间的硅基材层相对应。

本发明还提供一种如上述的晶圆级芯片的TSV封装结构的封装方法，包括如下步骤：

①准备包含若干个芯片单元的晶圆，相邻两个芯片单元之间形成切割道，每个芯片单元包括顺序设置的硅基材层和晶圆氧化层，以及间隔排布在每个芯片单元四周的晶圆氧化层内的若干个金属芯片引脚即PIN脚；

②在所述硅基材层上覆盖光刻胶，并用光刻的方式形成光刻图形，该光刻图形为与所述PIN脚位置相对的小孔。

③采用干法去硅技术在所述步骤②的小孔处蚀刻出孔状开口。

作为本发明的进一步改进，在所述步骤①中的芯片单元里还包括顺序设置于所述晶圆氧化层下方的粘合剂层和玻璃层。

作为本发明的进一步改进，所述粘合剂层与玻璃层之间设有支撑围堰层，相邻两个芯片单元的支撑围堰层之间形成围堰间隙，该围堰间隙与该两个芯片单元上的孔状开口之间的硅基材层相对。

本发明的有益效果是：该晶圆级芯片TSV封装结构及其封装方法，通过在芯片PIN脚上方硅层开设底部直径小于PIN脚的最小边长的圆孔，露出部分PIN脚，造成部分芯片PIN脚可以与外界直接接触，这样可以避免直接将芯片PIN脚表面硅全部去除时对PIN脚某些电路造成的损伤，从而保证晶圆级芯片CIS封装的质量；同时也可以避免由于既开槽又开孔造成的硅表面积的浪费，为后续的工艺设计提供便利。

附图说明

图1为本发明整体结构示意图；

图2为图1中A处放大结构示意图；

图3为本发明实施例1、2中所述的图2中干法去硅前B-B向剖面结构示意图；

图4为本发明实施例1中所述的图3中干法去硅后结构示意图；

图5为图4中B处放大结构示意图；

图6为本发明的实施例2中所述的图3中干法去硅后结构示意图；

图7为图6中B处放大结构示意图；

图8为本发明实施例3中所述的图2中干法去硅前B-B向剖面结构示意图；

图9为图8中干法去硅后结构示意图之一；

图10为图9中B处放大结构示意图；