[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

多晶硅-绝缘体-多晶硅(PIP，Poly-Insulator-Poly)电容器和多晶硅-多晶硅-衬底(PPS，Poly-Poly-Substrate）电容器在逻辑电路或闪存存储器电路中，被广泛应用于防止噪音和模拟器件的频率解调。

请参考图1，是现有的PIP电容的结构示意图，包括：半导体衬底10，所述半导体衬底10内形成有浅沟槽隔离结构11，且所述浅沟槽隔离结构11表面与半导体衬底10表面齐平；位于所述浅沟槽隔离结构11表面的第一多晶硅层13，且所述第一多晶硅层13掺杂有N型离子；位于所述第一多晶硅层13表面的第一介质层14；位于所述第一介质层14表面的第二多晶硅层15；需要说明的是，所述第一多晶硅层13和第二多晶硅层15分别与导电插塞（未示出）相连接。

请参考图2，是现有的PPS电容的结构示意图，包括：半导体衬底20，所述半导体衬底20内形成有掺杂阱29，以及位于所述掺杂阱29两侧的浅沟槽隔离结构21；位于所述掺杂阱29表面的隧穿介质层22；位于所述隧穿介质层22表面的第一多晶硅层23，且所述第一多晶硅层23掺杂有N型离子；位于所述第一多晶硅层23表面的第一介质层24；位于所述第一介质层24表面的第二多晶硅层25；需要说明的是，所述第一多晶硅层23、第二多晶硅层25以及半导体衬底20分别与导电插塞（未示出）相连接。

然而，现有工艺在闪存存储器电路中形成的PIP电容或PPS电容时，会使工艺步骤增加，从而提高工艺成本。

更多的电容器的形成方法请参公开号为US 2010/0163947A1考美国专利文件。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，简化在闪存存储器电路中的电容形成工艺，节省工艺时间，节约生产成本。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底具有存储区、逻辑区和电容区，所述存储区的半导体衬底表面具有闪存栅极结构；在存储区、逻辑区和电容区形成覆盖半导体衬底和闪存栅极结构表面的第一介质薄膜、以及所述第一介质薄膜表面的第一多晶硅薄膜；刻蚀部分第一多晶硅薄膜和第一介质薄膜，在所述闪存栅极结构表面和电容区表面形成第一介质层、以及所述第一介质层表面的第一多晶硅层；在形成第一多晶硅层之后，在存储区、逻辑区和电容区形成覆盖所述半导体衬底、闪存栅极结构和第一多晶硅层表面的第二介质薄膜、以及第二介质薄膜表面的第二多晶硅表面；刻蚀部分第二多晶硅薄膜和第二介质薄膜，在电容区的第一多晶硅层表面、以及逻辑区的半导体衬底表面形成第二介质层、以及第二介质层表面的第二多晶硅层；在电容区的第一多晶硅层和第二多晶硅层表面分别形成导电插塞。

可选地，所述电容区的半导体衬底内具有浅沟槽隔离结构，所述浅沟槽隔离结构的表面与半导体衬底表面齐平。

可选地，所述电容区的第一多晶硅层和第二多晶硅层形成于所述浅沟槽隔离结构表面。

可选地，所述电容区的第一多晶硅层和第二多晶硅层形成于相邻浅沟槽隔离结构所隔离的半导体衬底表面。

可选地，所述相邻浅沟槽隔离结构所隔离的半导体衬底经过阱区掺杂。

可选地，所述闪存栅极结构包括：第一绝缘层、第一绝缘层表面的浮栅层、浮栅层表面的第二绝缘层、以及第二绝缘层表面的控制栅层。

可选地，形成于所述闪存栅极结构表面的第一多晶硅层用于作为字线层。

可选地，电容区的第二多晶硅层和第二介质层覆盖部分第一多晶硅层的表面，以及所述第一多晶硅层和第一介质层一侧的侧壁。

可选地，所述第一介质层和第二介质层的材料为氧化硅和氮化硅中的一种或两种组合。

可选地，所述导电插塞的材料为铜、钨或铝。

可选地，在形成第一多晶硅层之后，形成第二介质薄膜之前，对逻辑区的半导体衬底进行阱区掺杂。

与现有技术相比，本发明的技术方案具有以下优点：