[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

高K金属栅极（HKMG）技术是半导体领域的重要技术，在半导体器件的制造中具有广阔的应用前景。在应用高k金属栅极技术的半导体器件制程中，伪栅极（一般为多晶硅）的去除工艺是半导体器件制造的关键工艺，对于工艺节点在28nm及以下的半导体器件制程尤其如此。

在现有的半导体体器件的制造方法中，NMOS的伪栅极和PMOS的伪栅极是分别去除的，并且，先去除PMOS的伪栅极。在去除伪栅极时，需要很好地控制相关去除工艺以避免对层间介电层造成刻蚀，进而造成形成的金属栅极的高度减小。

现有技术中的半导体器件的制造方法，在进行伪栅极去除时，通常包括如下两种方法：

方法一、使用光刻胶（PR）和底部抗反射层（BARC）作为掩膜来去除伪栅极，即在半导体衬底上形成底部抗反射层和位于其上的光刻胶，以这一结构实现伪栅极的去除。在现有技术中，使用这一方法的弊端在于，其往往很难保证后续形成的金属栅极在沿着栅极方向的关键尺寸（CD）。

方法二、使用氮化硅（SiN）作为帽层（cap layer）并使用光刻胶曝光的方式，即在半导体衬底上形成作为帽层的氮化硅和位于其上的光刻胶，以这一叠层结构实现伪栅极的去除。这一方法的好处在于，氮化硅与层间介电层具有很高的干法刻蚀的刻蚀选择比，不容易对层间介电层造成破坏。然而，其缺陷在于，在进行氮化硅刻蚀时，氮化硅不能很好地停止在先形成的PMOS的金属栅极之上，会对PMOS的金属栅极造成破坏。

因此，为了解决上述问题，需要提出一种新的半导体器件的制造方法，以实现伪栅极的良好去除。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：

步骤S101：在包括伪栅极的半导体衬底上依次形成先进图案化薄膜、金属硬掩膜、底部抗反射层和光刻胶层；

步骤S102：对所述光刻胶层和底部抗反射层进行曝光、显影处理，形成图形化的光刻胶和底部抗反射层，其中，所述图形化的光刻胶和底部抗反射层未覆盖所述伪栅极；

步骤S103：刻蚀去除所述金属硬掩膜未被所述图形化的光刻胶和底部抗反射层覆盖的部分；

步骤S104：刻蚀去除所述先进图案化薄膜未被所述图形化的底部抗反射层覆盖的部分，暴露出所述伪栅极；

步骤S105：刻蚀去除所述伪栅极。

其中，在所述步骤S101中所形成的所述先进图案化薄膜为无定形碳或者不含N的碳。

其中，在所述步骤S101中所形成的所述先进图案化薄膜的厚度为

其中，在所述步骤S101中所形成的所述金属硬掩膜的材料为TiN、Ti、Ta或TaN。

其中，在所述步骤S101中所形成的所述金属硬掩膜的厚度为

其中，在所述步骤S101中所形成的所述底部抗反射层为可以显影的有机底部抗反射层。

其中，在所述步骤S101中，在形成所述金属硬掩膜之后形成所述底部抗反射层之前，还包括对所述金属硬掩膜进行基于氧的表面处理以在其表面形成氧化物薄膜的步骤。

其中，所述表面处理为等离子体处理或者激光退火。

其中，在所述步骤S103中，在去除所述金属硬掩膜未被所述图形化的光刻胶和底部抗反射层覆盖的部分的同时，一并去除所述图形化的光刻胶的一部分。

其中，在所述步骤S104中，在刻蚀去除所述先进图案化薄膜未被所述图形化的底部抗反射层覆盖的部分的同时，一并去除所述图形化的底部抗反射层。

其中，在所述步骤S104中，采用的刻蚀工艺为干法刻蚀，所使用的反应气体包括CO、O2、CO2、SO2、N2、H2、NH3或者它们的组合。

其中，在所述步骤S105中，在刻蚀去除所述伪栅极的同时，一并去除所述金属硬掩膜。

其中，在所述步骤S105中，进行刻蚀时所使用的反应气体包括CL2和HBr。

其中，在所述步骤S101中，所述半导体衬底包括的所述伪栅极为NMOS的伪栅极，或者PMOS的伪栅极，或者NMOS和PMOS的伪栅极。

其中，在所述步骤S105之后还包括步骤S106：在所述伪栅极原来的位置形成金属栅极。

其中，所述步骤S106包括：

步骤S1061：在所述伪栅极原来的位置填充金属；

步骤S1062：通过CMP去除多余的金属以形成所述金属栅极。