[发明专利]半导体存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2011年10月5日提交的申请号为10-2011-0101313的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，且更具体而言，涉及一种通过能够接收时钟信号和数据信号来执行多种操作的半导体存储器件及其操作方法。

背景技术

一般地，包括双数据速率同步DRAM（DDR SDRAM）的半导体存储器件接收来自外部控制器的时钟信号和数据信号，以执行诸如读取和写入等操作。在这种情况下，外部控制器将时钟信号和数据信号与用来使时钟信号和数据信号同步的选通信号一起传送。然而，这种方法会引起时钟信号与数据信号之间的歪斜（skew），并遭受各种类型的外部噪声，使得难以保证半导体存储器件的稳定操作。因此，近来已经使用了时钟数据恢复方法。

时钟数据恢复方法包括将时钟信号从数据信号中恢复，且因而，外部控制器不传送单独的数据选通信号。因此，时钟数据恢复方法可以不包括用于传送相关技术中需要的数据选通信号的配置，并且可以不考虑反映在数据选通信号中的各种类型的噪声。

然而，为了保证时钟信号与数据信号彼此同步的余量，时钟数据恢复方法会需要在电路中将时钟信号和数据信号简单地延迟指定时间的延迟电路，会将因延迟配置引起的不期望的噪声反映给时钟信号和数据信号。

发明内容

本发明的一个实施例涉及一种半导体存储器件，所述半导体存储器件能够利用在产生内部时钟信号的过程中使用的控制信号来延迟数据信号，由此利用延迟的数据信号产生内部时钟信号。

根据本发明的一个实施例，一种半导体存储器件可以包括：时钟周期反映器，所述时钟周期反映器被配置成将与内部时钟信号的周期信息相对应的时间反映到输入数据信号；数据时钟变换器，所述数据时钟变换器被配置成产生具有与时钟周期反映器的输出信号相对应的相位的同步时钟信号；以及同步输出单元，所述同步输出单元被配置成响应于同步时钟信号而使所述输入数据信号同步并输出所述输入数据信号。

时钟周期反映器可以将输入数据信号延迟与周期信息相对应的时间，并输出延迟的输入数据信号。

根据本发明的另一个实施例，一种操作半导体存储器件的方法包括以下步骤：通过根据延迟控制信号控制延迟量，来产生内部时钟信号；将输入数据信号延迟与延迟控制信号相对应的时间；产生与所述延迟步骤处的输出信号的激活边沿相对应的同步时钟信号；以及响应于同步时钟信号将输入数据信号同步。

可以将输入数据信号延迟比与内部时钟信号相对应的时间小的时间。

根据本发明的示例性实施例的半导体存储器件利用用来产生内部时钟信号的控制信号将数据信号延迟，以利用所产生的内部时钟信号使输入数据信号同步，由此充分地保证输入数据信号和内部时钟信号的余量。

附图说明

图1是用于描述根据本发明的一个实施例的半导体存储器件的一些部件的框图。

图2是用于描述产生图1中所示的时钟周期信息的内部时钟信号发生器的框图。

图3是用于描述图2的压控振荡器230的电路图。

图4是用于描述图1中所示的时钟周期反映器的电路图。

图5是用于描述图1中所示的数据时钟变换器的框图。

图6是用于描述图5中所示的相位检测器的框图。

图7和图8是用于描述图6中所示的第一激活边沿检测器的电路图和操作波形图。

图9是用于描述图6中所示的第二激活边沿检测器的电路图。

图10是用于描述图6中所示的相位检测器的电路操作的操作波形图。

具体实施方式

在下文中，将参照附图来描述本发明的示例性实施例，使得属于本发明领域的技术人员可以容易地实施本发明的技术构思。

图1是用于描述根据本发明的一个实施例的半导体存储器件的一些部件的框图。

参见图1，一种半导体存储器件包括时钟周期反映器110、数据时钟变换器（data-clock converter）120以及同步输出单元130。