[发明专利]新型双栅三端Ⅲ族氮化物增强型HEMT器件

说明书

技术领域

本发明涉及一种增强型高电子迁移率晶体管（Enhancement-mode High Electron Mobility Transistor ，E-mode HEMT），尤其涉及一种通过分压补偿实现的新型双栅三端Ⅲ族氮化物增强型HEMT器件。

背景技术

由于压电极化和自发极化效应，在Ⅲ族氮化物半导体异质结构上（Heterostructure），如AlGaN/GaN，能够形成高浓度的二维电子气。另外，Ⅲ族氮化物半导体，具有高的绝缘击穿电场强度以及良好的耐高温特性。Ⅲ族氮化物异质结构制备的HEMT，不仅可以应用于高频器件方面，而且适合应用于高电压、大电流的功率开关器件。应用到大功率开关电路中时，为了电路的设计简单和安全性方面考虑，一般要求开关器件为常关型，即增强型器件（E-MODE）。

现有的Ⅲ族氮化物半导体E-MODE HEMT器件应用于高压大功率开关器件时，漏极输出电流往往跟不上栅电极控制信号的变化，即导通瞬态延迟比较大，此即为Ⅲ族氮化物半导体HEMT器件的“电流崩塌现象”，对器件的实用性具有严重的影响。现有的对“电流崩塌现象”的解释之一是“虚栅模型”。 “虚栅模型”认为在器件关断态时，有电子注入到栅附近的半导体表面或内部，从而被表面态或缺陷捕获形成一带负电荷的区域（虚栅），带负电荷的虚栅由于静电感应会降低栅漏、栅源连接区的沟道电子浓度，当器件开启时，栅下的沟道虽然可以很快积累大量的电子，但是由于虚栅电荷不能及时释放，虚栅下的沟道电子浓度较低，所以漏端输出电流较小，只有虚栅电荷充分释放后，漏端电流才能恢复到直流状态的水平。目前，常用的抑制“电流崩塌”的方法有：对半导体进行表面处理，降低表面态或界面态密度；通过场板结构降低栅电极靠近漏极一端的电场强度，降低电子被表面态和缺陷捕获的概率，抑制“电流崩塌”。但以上所述抑制“电流崩塌”的方法在大电流、大电压的情况下效果并不理想。

为了抑制“电流崩塌”效应，本案发明人曾提出过一种具有叠层双栅结构的新型Ⅲ族氮化物E-MODE HEMT器件，其通过对栅下局部区域进行F离子注入形成负电荷区实现增强型器件，藉由顶栅和主栅的相互配合对沟道中二维电子气进行调控，使E-MODE HEMT漏极输出电流与栅端电压的变化保持一致，从根本上抑制“电流崩塌效应”，然而，由于具有叠层双栅，与传统的源、漏、栅三端HEMT器件不同，因此，前述新型器件实际上属于四端器件。但目前电力电子电路中的功率开关器件都是以三端的形式工作，而四端器件应用到电路中需要对电路设计做进一步的修改，因此会增加电路的复杂度。

发明内容

本发明的目的在于提出一种新型双栅三端Ⅲ族氮化物增强型HEMT器件，其通过在叠层双栅四端HEMT器件中设置分压补偿电路，可将其转换成传统三端HEMT器件结构，从而克服了现有技术中的不足。

为实现上述发明目的，本发明采用了如下技术方案：

该新型双栅三端Ⅲ族氮化物增强型HEMT器件，包括源极、漏极以及异质结构，所述源极与漏极通过异质结构中的二维电子气形成电连接，其中，

所述异质结构包括：

第一半导体，其设置于源极和漏极之间，

第二半导体，其形成于第一半导体表面，并具有宽于第一半导体的带隙，且第二半导体表面设有主栅，所述主栅位于源极与漏极之间靠近源极一侧，并与第二半导体形成金属-半导体接触，

介质层，其形成于第二半导体和主栅表面，并设置在源极与漏极之间，且介质层表面设有顶栅，所述顶栅对主栅形成全覆盖，且至少所述顶栅的一侧边缘部向漏极或源极方向延伸设定长度距离，

并且，所述HEMT器件还包括：

用于使所述主栅和顶栅实现同步信号控制的分压补偿电路。

进一步的讲，所述分压补偿电路包括：

并联设置于源极与主栅之间的至少一第一电容和至少一第一电阻，

并联设置于主栅与顶栅之间的至少一第二电容和至少一第二电阻。

作为较佳实施方案之一，所述分压补偿电路包括：

并联设置于源极与主栅之间的一第一电容和一第一电阻，

并联设置于主栅与顶栅之间的一第二电容和一第二电阻。

作为较佳实施方案之一，所述第一电阻和/或第二电阻可选自沟道电阻和薄膜电阻中的任意一种，但不限于此。

作为较佳实施方案之一，所述第一电容和/或第二电容可选自肖特基电容、金属-绝缘体-半导体电容和金属-绝缘体-金属电容中的任意一种，但不限于此。