[发明专利]一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管

说明书

技术领域

本发明涉及半导体器件领域，具体是指一种具有横向p-n结复合缓冲层的氮化镓基异质结场效应晶体管。

背景技术

氮化镓（GaN）是第三代宽禁带半导体材料的代表，与第一代半导体材料硅（Si）和第二代半导体材料砷化镓（GaAs）相比，GaN具有禁带宽度大、击穿电场高、电子饱和速度大、耐高温、耐腐蚀、抗辐照等优点，是发展高电压、大功率电力电子器件的理想材料。而且氮化镓基异质结场效应晶体管（GaN HFET）由于其高的击穿电场和电子饱和速度，以及高的二维电子气面密度和饱和电流，从而可以获得很高的输出功率，因此特别适用于高压、大功率和高温应用，是电力电子应用最具潜力的晶体管之一。

已有技术的GaN HFET其结构如图1所示。主要包括衬底，氮化铝（AlN）成核层，氮化镓（GaN）缓冲层，氮化镓（GaN）沟道层，氮化铝（AlN）插入层，铝镓氮（AlGaN）势垒层以及势垒层上形成的源极、漏极和栅极，其中源极和漏极与势垒层形成欧姆接触，栅极与势垒层形成肖特基接触。但是对于普通GaN HFET来说，由于生长工艺的限制，在GaN缓冲层中存在很高浓度的背景载流子（1×10¹⁴ cm^-3~1×10¹⁸ cm^-3）。当器件在高压下工作时，缓冲层会形成漏电通道，从源极发出的电子可以经过GaN缓冲层到达漏极，形成泄漏电流，导致器件提前击穿，使器件的击穿电压远低于理论预期，限制了GaN器件的输出功率。

在本发明提出以前，为降低器件缓冲层泄漏电流，提高器件击穿电压，通常使用以下方法来实现高阻态缓冲层设计：

在GaN缓冲层内掺入碳、铁等杂质[Eldad Bahat-Treidel et al.，“AlGaN/GaN/GaN:C Back-Barrier HFETs With Breakdown Voltage of Over 1kV and Low RON×A”, Transactions on Electron Devices, VOL. 57, No.11, 3050-3058 (2070)]。碳、铁等杂质会在氮化镓材料内引入深能级电子陷阱，俘获从源极注入至缓冲层内的电子，从而降低缓冲层的泄漏电流，但是该技术对器件击穿电压提升有限，无法充分发挥氮化镓材料的耐压优势，该同时碳、铁等杂质引入的深能级陷阱同样会导致诸如器件输出电流下降、电流崩塌效应和反应速度下降等缺点，影响器件稳定性。

使用AlGaN等背势垒缓冲层结构[Oliver Gilt et al.，“Normally-off AlGaN/GaN HFET with p-type GaN Gate and AlGaN Buffer”, Integrated Power Electronics Systems, 2070]。AlGaN等背势垒的使用增大了从沟道二维电子气到缓冲层的势垒高度，从而降低器件缓冲层泄漏电流，但是该技术同样对器件击穿电压提升有限，未能充分体现氮化镓材料的耐压优势，同时AlGaN背势垒不仅在缓冲层和沟道之间由于晶格失配引入缺陷和陷阱，而且AlGaN缓冲层引入的极化电荷会降低沟道二维电子气浓度，增大器件导通电阻。

使用AlGaN/GaN或AlN/GaN等多层复合缓冲层结构[Manabu Yanagihara et al，“Recent advances in GaN transistors for future emerging application”, Phys. Status Solidi A, Vol. 206, No.6, 1221-1227(2009)]。AlGaN/GaN或AlN/GaN多层复合结构在缓冲层内引入超晶格能带结构，相比缓冲层掺杂和AlGaN背势垒结构，该结构可以进一步抑制电子在缓冲层内的输运，提升器件击穿电压，但由于AlGaN和AlN材料与GaN材料的晶格失配同样会破坏缓冲层的晶体结构，引入陷阱和极化电荷，降低器件性能。

发明内容

本发明所要解决的技术问题是提供一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管，它通过设在氮化镓（GaN）沟道层和氮化铝（AlN）成核层之间的横向p-n结复合缓冲层，减小缓冲层的电流，调节沟道电场分布，从而提高器件击穿电压与输出功率。