[发明专利]芯片封装结构及其制造方法

说明书

技术领域

本发明是关于一种封装结构及该封装结构的制造方法，更详细而言，本发明关于一种芯片封装结构及其制造方法。

背景技术

多芯片封装结构（Multi-chip package，MCP）是将两个或两个以上的芯片整合在单一封装结构中，以实现芯片间紧密堆叠互连的封装，进而使系统运作速度极大化，为半导体封装业者积极发展的结构。

公知的多芯片封装结构大多是将多个芯片垂直对齐堆叠、交错堆叠或是阶梯状堆叠等等，然后每一芯片借由引线键合方式（Wire bonding）与基板电性连接。日本专利公开号「特开平11-265975」所揭示的，即为此种公知的芯片封装结构。

然而，由于芯片是垂直地堆叠，芯片封装结构的整体厚度势必会较厚。且当芯片堆叠的数目增加时，芯片与基板连接的焊线(金属引线)的数量便越多。为避免两焊线间有电性连接，焊线的弧度亦需增大，此举会增加了焊线引线键合的困难，且焊线较容易因为振动而产生应力集中现象而断裂。不仅如此，基板为了能与多条焊线及最底层的芯片连接，基板上表面的尺寸需增大，造成多芯片封装结构的整体宽度或长度也增加。

有鉴于此，提供一种可改善至少一种上述缺失的芯片封装结构及其制造方法，便成为业界亟需努力的目标。

发明内容

本发明的目的在于提供一种芯片封装结构及其制造方法，该芯片封装结构可具有较小的尺寸。

为达到上述目的，本发明所提供的芯片封装结构包含：一第一芯片、一第二芯片及一转接元件。第一芯片具有复数个第一焊垫，第一焊垫形成于第一芯片的一上表面；第二芯片具有复数个第二焊垫，第二焊垫形成于第二芯片的一上表面，第一芯片与第二芯片并排，且第二芯片与第一芯片电性连接；转接元件设置于第一芯片的上表面上，并与第一芯片电性连接。

为达到上述目的，本发明所提供的芯片封装结构的制造方法包含：提供一第一芯片，第一芯片具有复数个第一焊垫，这些第一焊垫形成于第一芯片的一上表面；提供一第二芯片，第二芯片具有复数个第二焊垫，这些第二焊垫形成于第二芯片的一上表面；将第一芯片与第二芯片并排，并电性连接第一芯片与第二芯片；以及放置一转接元件于第一芯片的上表面上，并电性连接转接元件与第一芯片及/或第二芯片。

在参阅附图及随后描述的实施方式后，此技术领域具有通常知识的技术人员便可了解本发明的其他目的，以及本发明的技术手段及实施方式。

附图说明

图1A为本发明的芯片封装结构的第一实施例的侧视图；

图1B为本发明的芯片封装结构的第一实施例的另一方式的侧视图；

图2为本发明的芯片封装结构的第二实施例的侧视图；

图3为本发明的芯片封装结构的第三实施例的侧视图；

图4A为本发明的芯片封装结构的第四实施例的侧视图；

图4B为本发明的芯片封装结构的第四实施例的俯视图；

图5A为本发明的芯片封装结构的第五实施例的侧视图；

图5B为本发明的芯片封装结构的第五实施例的俯视图；

图5C为本发明的芯片封装结构的第五实施例的另一方式的侧视图；及

图6为本发明的芯片封装结构的制造方法的流程图。

具体实施方式

请参阅图1A所示，为本发明的芯片封装结构的第一实施例的侧视图。芯片封装结构1包含一第一芯片11、一第二芯片12及一转接元件13，以下将依序说明各元件的技术内容。

第一芯片11具有复数个第一焊垫111，这些第一焊垫111形成于第一芯片11的一上表面112。

第二芯片12具有复数个第二焊垫121，这些第二焊垫121形成于第二芯片12的一上表面122。第一芯片11与第二芯片12沿一第一方向X并排，且第一芯片11与第二芯片12之间可包含一间距，以避免两者直接相接触。于其它实施例中，第一芯片11与第二芯片12也可相接触，使得两者之间无间距。

第一芯片11还进一步电性连接第二芯片12，使得第一芯片11可与第二芯片12相互传递电能(讯号或资料)。

本实施例中，第一芯片11与第二芯片12的电性连接是通过引线键合(wire bonding)方式来实现。具体地说，芯片封装结构1另包含多个金属引线14，金属引线14的一端会焊接于第一芯片11的其中一个第一焊垫111上，而金属引线14的另一端则会焊接于其中一个第二焊垫121，借此导通第一芯片11与第二芯片12。为了节省金属引线14的长度，会选择最相接近的第一焊垫111及第二焊垫121，作为第一芯片11与第二芯片12电性连接的媒介。